Hallo zusammen,
ich würde mir gerne ein Entwicklungsboard von Altera kaufen . weiss
jemand welches Kit ist mehr verbreitet??? bei XILINX ist wohl Spartan3/E
wie sieht es denn mit Altera ??
ich habe mich erst gestern entschieden, diese Richtung einzuschlagen
deswegen bräuchte Hilfe worauf ich beim Kauf diese Kits achten soll bzw.
ob welche emfehlungswert sind.
MFG
Ein Altera-Chip der vergleichbar ähnlich zum Xilinx Spartan-3 ist der
Cyclone II (soweit ich mich nicht täusche, kenne mich mit Alterazeugs
nciht so gut aus). Ein Board kann ich dementsprechend nicht empfehlen,
wobei ein Kumpel von mir gerade ein Cyclone-II Eva-Board entwickelt hat,
welches bald zur Verfügung stehen wird.
Bei Altera gibts das DE1 mit einem Cyclone II. Kostet ca 150 $ + Versand
und evtl. Zoll. Die Ausstattung ist durchaus brauchbar: 24 bit Audio
Codec, VGA, RS232, 7-Segment, 18 Leds, 10 Schalter, 4 Taster, PS/2, SD
Slot, SRAM, SDRAM, Flash, USB-Blaster ist integriert. Wenn du mehr
investieren möchtest, sind nach oben keine Grenzen :(
Ein von mir entwickeltes Altera-Board steht bereits in den Startlöchern:
http://www.fpga-dev.de/index.php?site=ep2c35_beschreibung
Über zahlreiche Kommentare und Kritik jeglicher Art würde ich mich
freuen!
Die Leiterplatten sind in der Fertigung und die Doku wird im Augenblick
überarbeitet.
Gruß, fpga-dev
@Valerij Matrose (fpga-dev):
das board sieht schon schick aus :-) Für meinen Geschmack fehlen aber
die Speicher (SRAMs), wenigstens 512 kByte (onboard)
Na ja, letztendlich ist alles eine Preisfrage
Gruß,
Kest
@ Kest:
Meiner Erfahrung nach, ist der Aufwand einen SDRAM-Kontroller mit Hilfe
der Altera-SOPC-Builder einzusetzen deutlich geringer als bei
Xilinx(-EDK). Und für dessen Einsatz wird keine (NIOS II)-CPU benötigt.
Deshalb habe ich auf SRAM verzichtet.
Gruß, fpga-dev
Hallo Valerrei,
ich finde dein Board gut gelungen. Sieht sehr professionell aus.
Das es SDRAM statt SRAM benutzt finde ich positiv, da mir beim SRAM doch
schon häufiger die Bandbreite gefehlt hat. 64Bit klingt da gut.
Ansonsten gefällt mir der USB High Speed noch. KÖnnte man z.B. nen Logic
Analyzer implementieren ;)
Das große FPGA ist natürlich auch toll.
Was imho fehlt ist ne RS232 zum Softcore debuggen. Man könnte die zwar
an die GPIO Leisten bauen, aber direkt auf dem Board ist doch irgendwie
schöner. Das der Stecker aber zuviel Platz verbraucht kann ich
nachvollziehen. Aber vielleicht auf ne extra Stiftleiste legen.
Für Multimedia Sachen(Audio,Video) sind halt leider keinerlei
Schnittstellen vorhanden. Aber da könnte man notfalls was an die
Buchsenleisten hinbauen.
Willst du das Board dann bestücken lassen und an andere verkaufen?
Wenn ja, welchen Preis peilst du ungefähr an?
@fpga-dev:
es ging mir nicht nur um S/D/RAM-Controller oder nicht, sondern um
Speicher auf der Platine (ohne So-DIMM Modul). Ich habe schon oft
SDRAM-Controller mit Altera implementiert und tatsächlich, es ist nicht
so schwer.
Was mir noch "fehlen" würde:
- COM-Port (Terminal, ist immer von Vorteil)
- anstelle vom CPLD würde ich an Deiner Stelle AVR hinknallen - ist
kleiner und hat COM/I2C/SPI gratis
- LEDs
- und eben SRAM
Du weist schon: eierlegende Wollmilchsau :-)
Ach so, habe jetzt nicht im Schaltplan genau angeschaut, gut wäre, wenn
Du schon die Migration auf 2C70 einplanen würdest -> sehr wichtig
Kest
Bemerkungen zu
RS232: Die meisten Notebooks haben bereits keine mehr, Desktops werden
sicher folgen. Übertragungsraten nicht zeitgemäß und für längere
Enfernungen nimmt man sowieso LAN. Zum Debuggen von NIOS bietet sich
JTAG-UART an. Kann auch sehr einfach mit printf() angesprochen werden
und die Ausgaben werden in NIOS-IDE Terminal umgeleitet.
EP2C70: Nicht geplannt, da bereits EP3C im Anmarsch.
LEDs: drei sind vorhanden, gebe ich zu, daß ein Dutzend besser wäre...
Multimedia: Dann kommt man bei dem DE2-Board (TerAsic) an, und das
wollte ich vermeiden. Das Board wollte ich durch sehr viele IOs und den
Preis hervorheben.
Preis: angepeilt sind weniger als 200 Euronen.
AVR: Einverstanden, lieber wäre mir ARM9 (AT91...) mit eigenem SDRAM und
einer schneller Schnittstelle zu FPGA. Im Augenblick ist jedoch nichts
geplannt.
Insgesamt wollte ich ein Board haben, mit dem die meisten Benutzer
zufrieden sind. Es enthält bereits Komponenten, die die meisten
Schaltungen benötigen. Der Rest (ADCs, DACs, RS-232, LEDs, Displays)
kann mit einem recht geringen Aufwand auf einer Zwei-Lagen Platine
untergebracht werden. Und mit so was eine 6-Lagen LP voll zu pflastern
ist eine recht teure Angelegenheit ;)) -> Also schon wieder keine
eierlegende Wollmilchsau :))
zu RS232: ja, ich meinte eigentlich USB-Seriell (also FTDI-Chip oder
ähnliches). Über JTAG kann man zwar debuggen (mache ich immer so), aber
wenn man keinen JTAG-Programmer hat, sieht es schlecht aus.
zu 2c70: das Ding ist ja, dass sie Pinkompatibel sind, also ohne großen
Aufwand austauschbar sind. Bis die Cyclones III kommen, vergeht noch ne
Weile... war nur eine Idee.
Ja, ARM wäre gut, nicht unbedingt ARM9 aber vielleich ARM7? Irgendwas
SAMs von Atmel? Na ja.
Grüße,
Kest
Das Board sieht sehr gut aus. Meine Hauptanwendung für FPGAs ist
Retrocomputing. Und darum gucke ich auch immer noch 5V Kompatibilität
oder wenigstens Toleranz. Die IO-Pin des Cyclone auf der linken und
rechten Seite des Gehäuses lassen sich als PCI-IO und somit mit einer
Clampingdiode configurieren. Leider sind die Steckverbinder
hauptsächlich oben und unten angeschlossen. Ist für mich zumindest für
die 2,54mm Buchsenleisten ein Minuspunkt. Wären die über einen kleinen
Widerstand links oder rechts angeschlossen hätte man sehr einfach durch
den Widerstand und die Clampingdiode eine 5V-Toleranz.
Den SRAM würde ich auch nicht vermissen. Mit SDRAM im Burstmode läßt
sich sehr schön arbeiten.
Viele Grüße
TobiFlex
TobiFlex wrote:
> Das Board sieht sehr gut aus.
Danke!
> Die IO-Pin des Cyclone auf der linken und> rechten Seite des Gehäuses lassen sich als PCI-IO> und somit mit einer Clampingdiode configurieren.
Es gibt eine weitere Möglichkeit bei Altera low-voltage FPGAs eine 5
Volt-Kompatibilität zu erreichen: Die betreffenden IOs werden als
open-drain IOs konfiguriert. Das geht mit Pins aller IO-Bänke. Außerhalb
des FPGAs wird noch ein pull-up-Widerstand auf 5 Volt benötigt. Genauere
Infos in der Altera Application Note 107.
Gruß, fpga-dev