DDS im CPLD aufbauen

Gast #640822
Lesenswert?

@ Anton (Gast)

>hat schon mal jemand einen DDS in einem CPLD realisiert, oder hat jemand

Jain.

>eine Idee wie das funktionieren könnte?

Nun, gaenauso wie DDS in den ASICs von Analog Devices & Co. Die Frage 
ist halt, ob du ein vollständige DDS mit Sinustabelle machen willst oder 
ob dir eine DDS mit Rechteckausgang reicht. Dann kannst du einfach des 
MSB deines Akkumulators nehmen und bist fertig. Ne Sinustabelle im CPLD 
wird schwierig, das ist eher was für ein FPGA.

MfG
Falk
Gast #640835
Lesenswert?

Hallo,

es sollte schon ein vollständiger DDS mit hinterlegter Sinustabelle 
werden. Das ganze ist leider eine Preisfrage, ein kleiner FPGA kostet 
leider ca. 7 Euro. Mit einem Mikrocontroller(ATmega32 16Mhz) komme ich 
nicht über 1Mhz wenn es noch einigermassen sauber sein muss. VCO's  z.B 
von Anlog Devices sind auch zu teuer. Waran scheitert es bei den CPLD's, 
der geringe Speicherplatz?
#641157
Lesenswert?

Wir hatten hier schon einen Thread zu schnellen Addierern, dem 
Hauptbestandteil eines DDS
Beitrag "CLA-Addierer -> fmax nur 17Mhz"
Wenn es keine Spezialanforderungen gibt, ist die Programmierung im CPLD 
oder FPGA immer der teurere Weg gegenüber fertigen DDS-Chips. Schnelle 
Addierer brauchen viel Platz, wenn sie so breit wie bei AD9835 u.ä. ( 32 
Bit) sind.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren