Integer to std_logic konvertieren

In numeric_std gibt es to_std_logic() und to_unsigned(). Damit sollte es 
gehen.

Hallo Frank,

leider gibt es in meiner numeric_std.vhd (ISE9.1) keine Funktion die 
"to_std_logic()" heißt. Bin ich ratlos :-(

Schau mal in der Quick reference card:
http://www.sm.luth.se/csee/courses/smd/150/slides/1164pkg.pdf

Hier sind alle 1164packages und die darin enthaltenen 
Konvertierungsfunktionen aufgeführt.

Jupp, sorry. to_std_logic gibbet nicht. Allerdings ist ein unsigned auch 
nur ein std_logic_vector. Damit geht es garantiert.

Hallo,

meine Lösung sieht etwa so aus:

constant konstante : integer   := 0;  -- die konstante hat Wertbereich 
(0,1)

mein_vector(15 downto 15) <= conv_std_logic_vector(konstante,1);

d.h. ich habe std_logic (bit 15 in „mein_vector“) zu einem 
„std_logic_vector“ gemacht und eine standard conversion-function 
benutzt, die INTEGER zu STD_LOGIC_VECTOR konvertiert (aus der 
STD_LOGIC_ARITH). Ist vielleicht keine „profi“ Lösung aber funktioniert.

Danke für eure Antworten.

Das ist im Prinzip vollkommen ok. Du solltest dich nur irgendwann 
entscheiden, ob du bei der Synopsys Bibliothek (std_logic_arith) bleiben 
willst oder die IEEE Bibliothek (numeric_std) verwenden willst.

@ Frank:
welche Gründe gibt es gegen der Nutzung von beiden Bibliotheken? 
Irgendwo habe ich schon gelesen, dass man die numeric_std benutzen 
sollte aber bloß nicht die std_logic_arith. Warum stand aber nicht da. 
Weißt du Frank bitte warum?

@Johanes Traxler:
sorry, aber ich habe nicht verstanden was du meinst. Kannst du mir bitte 
dein Vorschlag näher erklären?

Beide definieren die "unsigned" und "signed" typen, das könnte Probleme 
machen, weiß ich aber nicht genau.
Ansonsten unterscheiden sie sich afaik hauptsächlich durch die 
Konvertierungsroutinen. Es ist einfach doppelt gemoppelt und stiftet im 
besten Fall Verwirrung.

numeric_std ist von IEEE standardisiert, std_logic_arith war mal 
proprietär von Synopsis und wurde dann freigegeben. Wir haben 
numeric_std gelernt und ich hab auch nie etwas anderes verwendet. Die 
Synopsis Bibliothek soll etwas freizügiger mit impliziten casts sein. 
Das ist bei numeric_std sehr strikt, weil es eigentlich nur explizite 
casts gibt (was nicht unbedingt ein Nachteil ist, höchstens 
Geschmacksache). Zu diesem Thema kann sich jemand, der schon beides 
verwendet hat sicherlich besser äußern.

stdlogic_sig <= '0' WHEN integer_sig = 0 ELSE '1';

oder...

stdlogic_sig <= '0' WHEN integer_sig = 0 ELSE '1' WHEN integer_sig = 1;

etc...

Freundliche Grüße

Aber - meiner Meinung nach: Wer bei Code, der für die Synthese bestimmt 
ist, über eine Konvertierung von Integer nach Std Logic nachdenkt, hat 
wahrscheinlich prinzipiell einen Denkfehler. Vielleicht sollte man an so 
einer Stelle grundsätzlich darüber nachdenken, ob man das Problem 
richtig und 'HDL-mäßig' angeht.

Michael Eckl schrieb:
> Aber - meiner Meinung nach: Wer bei Code, der für die Synthese bestimmt
> ist, über eine Konvertierung von Integer nach Std Logic nachdenkt, hat
> wahrscheinlich prinzipiell einen Denkfehler. Vielleicht sollte man an so
> einer Stelle grundsätzlich darüber nachdenken, ob man das Problem
> richtig und 'HDL-mäßig' angeht.

Was ist falsch daran einen als Integer implementierten addresscounter 
für einen FIFO für das Port mapping an einen BRAM/externen Mem zu slv zu 
konvertieren?!

Lothar M. schrieb:
> Zack - so isses schrieb:
>> zu slv zu konvertieren
> Wo steht in diesem URALTEN Thread irgendwas von einem Vektor?

Nirgends, hab den aktuellen Teil des threads überinterpretiert. Hat ich 
mal lieber den ersten Teil gelesen:

franz schrieb:

> Hintergrund
> meiner Frage ist optisch einheitliche Eingabe von Konstanten in meinem
> Package

So ein Schwachsinnsanliegen ("optisch einheitliche Eingabe") ignoriert 
man besser.

Lothar M. schrieb:
>> stdlogic_sig <= '0' WHEN integer_sig = 0 ELSE '1' WHEN integer_sig = 1;
> Das ist unschön, weil es ein Latch geben könnte...

Hi,
da haben Sie natürlich recht!
So etwas sollte man für RTL-Code nicht verwenden, da die Latch-Gefahr 
groß ist, wenn man das letzte ELSE vergisst.
VG :)

Also nur der Richtigkeit halber:
stdlogic_sig <= '0' WHEN integer_sig = 0
                    ELSE '1' WHEN integer_sig = 1
                    ELSE '0';