mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Push pull # open drain?


Autor: Pitt (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

bei TriCore kann man auch beim Output PINs die Option Push pull oder 
open drain wählen.
was bedeutet das eigentlich? (im Manual ist's leider nicht gut erklärt!)

MfG

: Gesperrt durch Moderator
Autor: Jörg Wunsch (dl8dtl) (Moderator) Benutzerseite
Datum:

Bewertung
1 lesenswert
nicht lesenswert
push/pull: Gegentaktendstufe, die sowohl low Richtung Masse als auch
high Richtung Betriebsspannung treiben kann.

open drain: kann nur gegen Masse Strom treiben, das Hochziehen des
Ausgangs gegen die Betriebsspannung erfolgt durch einen externen
Pullup-Widerstand.  Auch "wired OR" genannt, weil man damit mehrere
Ausgänge parallel schalten kann und sie dann implizit ODER-verknüpft
werden.  Hat einen langsameren Spannungsanstieg zur Folge oder aber
(niedriger Pullup-Widerstand) einen recht hohen Aktiv-Stromverbrauch.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Autor: Michael G. (linuxgeek) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich find die Artikel hier echt cool... ;)

Autor: karlo (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

Und was bedeutet diese Einstellung (Push pull oder open drain)bezogen 
auf den Eingangswiderstand eines µCs wenn ich die Pins als Eingänge 
benutze?

Gruß

Autor: Peter Dannegger (peda)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
karlo wrote:
> Und was bedeutet diese Einstellung (Push pull oder open drain)bezogen
> auf den Eingangswiderstand eines µCs wenn ich die Pins als Eingänge
> benutze?

Garnichts.

Push pull oder open drain beschreibt nur das Ausgangsverhalten.


Peter

Autor: Wilfried Monthe (rompel)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
wie sind die I/O des FPGA(Zynq7015/7030) aufgebaut? Sind sie push pull 
oder open drain?
Danke

Autor: Jim Meba (turboj)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Jörg W. schrieb:
> Auch "wired OR" genannt, weil man damit mehrere
> Ausgänge parallel schalten kann und sie dann implizit ODER-verknüpft
> werden.

Nö. Ist Wired AND , denn die "0" als Low Pegel gewinnt. Wired OR hätte 
einen Pulldown, und die "1" gewinnt.

Autor: Frank M. (ukw) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Jim M. schrieb:
> Nö.

Danke, dass Du endlich nach 9 Jahren in totaler Unsicherheit diese 
wichtige Korrektur anbringst. :-)

Übrigens kommt es auf die Betrachtungsweise an:

Eine Verknüpfung von Open-Collector-Ausgängen kann man sowohl als eine 
Wired-OR-Verknüpfung (active closed) oder Wired-AND-Verknüpfung (active 
open) bezeichnen.

Autor: Andreas Schweigstill (Firma: Schweigstill IT) (schweigstill) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wilfried M. schrieb:
> wie sind die I/O des FPGA(Zynq7015/7030) aufgebaut? Sind sie push pull
> oder open drain?

Für die über die PL (Programmable Logic) angebundenen I/Os werden die 
Eigenschaften (Pegel, Schaltschwellen, Impedanzen usw.) zum über den 
konfigurierten I/O-Standard und bei Verwendung von IBUF, OBUFT oder 
IOBUF über Attribute (PULLUP, PULLDOWN, KEEPER) definiert. Dies erfolgt 
üblicherweise in einer Pin-Constraint-Datei.

http://www.xilinx.com/support/documentation/user_g...

: Bearbeitet durch User
Dieser Beitrag ist gesperrt und kann nicht beantwortet werden.