mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Projekt : Digitales Speicheroszilloskop


Autor: Frühaufsteher (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe Lust, mal wieder was Ordentliches zu bauen und da kommt mir ein 
DSO in den Sinn. Hier wurden ja bereits solche Gedanken gehegt:

Beitrag "Speicheroszilloskop selberbauen (Diplomarbeit)"
Beitrag "Projekt Digitales Speicheroszilloskop"

Ist aber alles irgendwie nicht richtig aufgezogen, scheint mir.

Was ich gerne hätte, wäre ein modulares System, das sich gut erweitern 
lässt, sodaß man erstmal einen Kanal bauen kann und mit weniger Kosten 
auskommt, sodaß viele mitmachen können.

Ich hätte gern mindestens 50 MHz einigermassen sauber aufgelöst und 
denke da an 500 Msps, welcher Wandler macht sowas und wie liest man den 
aus ?

Ein FPGA mit 250MHz benötigt für 8 Bit vorneweg 18 Takte, brauache ich 
dann mehrere parallelle und zeitlcih geschachtelte Wandlereinheiten ?

Autor: yyyy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Man sollte nicht das bauen, was es zu kaufen gibt.

Autor: Heestersfan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Man sollte nicht das bauen, was es zu kaufen gibt.

Super Kommentar, dann kann dieses Forum ja auch geschlossen werden, denn 
90% von dem, was hier diskutiert wird, kann man kaufen.

Ansonsten finde ich die Ansätze zu DSOs hier im Forum auch klasse. Da 
wurde über hunderte Postings über Bussysteme und modulare Bauweise 
gesprochen und die wesentliche Komponente, nämlich der breitbandige und 
lineare Eingangsverstärker war nicht mal ansatzweise entwickelt.

Also fange am besten mit kleinen Teilprojekten an und setze die dann zu 
einem Ganzen zuzusammen.

Autor: 1234 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Ein FPGA mit 250MHz benötigt für 8 Bit vorneweg 18 Takte, brauache ich
>dann mehrere parallelle und zeitlcih geschachtelte Wandlereinheiten ?

Ja, man wuerde 2 Wandler nehmen, und die an 2 Clockdomainen desselben 
FPGAs anhaengen. Irgendwie sollte es moeglich sein 2 Clockdomainen um 
180 Grad verschoben zu takten. Oder man macht das Latchen extern. Es 
geht ja genau um ein Latch, dann waere das ganze FPGA in Phase.

Das Projekt ist recht anspruchsvoll.

Autor: Avr Nix (avrnix) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Idee ist nicht schlecht, aber bei den MHz Zahlen für den Hobbyisten 
zu Teuer!  Die Bauteile sind bestimmt im BGA Gehäuse und wie willst du 
die HF-Frequenzen filtern? Und wo willst du die Teuren spezial Teile her 
bekommen?


Ein kleines handliches DSO ist schon machbar und auch nachbaubar.


8 Bit: ADS830E 60MHz -> 6 MHz Bandbreite würde doch reichen. 5,30€ bei 
Reichelt.

Der ADS831 hat sogar 80MHz

Hinzu kommt noch eine SRAM Speicherkarte, oder FIFO Speicher.

http://www.comwebnet.de

Autor: Johannes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich sehe den Sinn der beiden Wandler nicht. Ein Interlace ist doch nur 
erforderlich, wenn die Samplerate gesteigert werden soll. Ein kurzer 
Blick bei Ti bringt Wandler von 14 Bit und 500Msps. Die kommen natürlich 
parallel raus, denke ich. Man kann natürlich auch einen billigen 
VideoADC nehmen. Die 14 Bit kann man noch auf 16 aufblasen (Markerbits 
für Allesmögliche) und auf parallele RAMs jagen. Éin Spartan FPGA sollte 
eingangsseitig 250MHz können. Den Datenstom kann man ja aufsplitten und 
mit jeweils 125 MHz in parallelle RAMs reinziehen, bzw auf DDR2 
arbeiten, wer lustig ist.

Dann könnte man noch einen billigen AVR draufsetzen, der die Steuerung 
macht, oder man löst alles im FPGa per USB (Core).

Den hochlinearen Verstärker braucht man nicht, da der Wandler das schon 
kann. Man braucht nur Eingangsschcutzbeschaltung. Bei den 8Bits, die wir 
brauchen, ist das unkritisch.

Autor: Karl (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ganz so trivial ist es eben doch nicht. Bei derartigen Frequenzen sorgt 
z.B. der Jitter des Taktes für Rauschen im abgetasteten Signal, und das 
nicht zu knapp.

Autor: 1234 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das ist richtig. Daher nimmt man nicht den internen PLL der FPGAs, da 
dieser sehr schlecht im Phasenrauschen ist.

Autor: Paris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Oh je...es wird Zeit, dass Falk hier mitliest...bei dem Halbwissen hier 
streuben sich einem ja die Haare!

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Uiuiui, ihr seid ja mutig. Den weitaus aufwendigsten Teil nimmt das 
Analogteil ein. Da muss man schon einges an Know-How und 
Spezialbauteilen haben, um eine ordentliche Analogbandbreite bei hoher 
Linearität, einstellbarer Verstärkung/Abschwächung und niedrigem 
Rauschen hinzubekommen. Was nutzt ein 14-Bit Wandler, wenn man nur 60dB 
SNR hat? Um sowas richtig zu bauen, ist schon bissl mehr als eine 
einfache Eingangsschutzbeschaltung zu machen, schließlich will man ja 
Messen und nicht Schätzen.
Dann der Trigger.
Abtastung, Speicherung usw sollte durch FPGA noch das kleinste Problem 
sein.
Jaaaa...und wenn die Hardware soweit ist, muss ja noch eine sinnvoll zu 
bedienende Software her.

Ein Mammut-Projekt.

Autor: Max (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!

Ich bin gerade dabei im Rahmen eines größeren Praktikums auf der Uni 
soetwas zu bauen.
Der Digitalteil besteht aus einem ADS830, einem Xilinx XC9572 (40MHz) 
welcher in eine  FIFO (IDT7201) schreibt, und einem ATMEGA128 welcher 
mit einem FT232 die Kommunikation zum PC und die Steuerungsaufgaben 
übernimmt.
In gewisser Weise hat mein System eine Ähnlichkeit zu dem auf folgender 
Webseite: http://www.eosystems.ro/eoscope/eoscope_en.htm

Die wesentlichen Unterschiede bestehen vorallem in der Triggerung, 
welche auf dem Projekt auf obiger Seite etwas ungünstig gelöst ist. 
Zusätzlich wurde die Hardware etwas umfangfreicher gebaut, um das Gerät 
besser erweitern zu können.
Weiters habe ich kein LCD, sondern die Darstellung erfolgt über ein C# 
Programm auf dem PC.

Der digitale Teil ist mittlerweile fast fertig und läuft fast 
fehlerfrei.
Der analoge Teil wird im Rahmen meiner Projektarbeit nur sehr einfach 
aufgebaut, da gerade dieser Teil sehr zeitaufwändig ist, und das den 
Rahmen der Projektarbeit sprengen würde. (Und ich Informatiker bin).

Ich habe mittlerweile schon sehr viel Zeit in diese Arbeit investiert, 
obwohl es von den Leistungsdaten so "schwach" ist.

Ob die Endlösung praxistauglich ist, steht in den Sternen, ich habe es 
eigenlich nur gebaut, um etwas zu lernen. Für diesen Zweck ist ein 
solches Projekt sicher ganz gut, da man mit den verschiedensten 
Technologien in Berührung kommt.

Eine Lestungsfähigkeit wie im ersten Post angegeben ist sicher ein 
gewaltiges Unterfangen, und ich bin mir nicht sicher ob ich mir das 
antun würde, vorallem, weil es mit Sicherheit mehr kostet, als ein 
fertiges aus dem Geschäft.

Das war ein kleiner Erfahrungsbericht meinerseits.

Viele Grüße

Max

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.