Altera Cyclone über JTAG programmieren

Wenn es ein eigenes Board ist, ist es höchstwahrscheinlich ein 
elektrisches Problem.

mögliche Problemquellen:
- Kurzschlüsse der JTAG-Pins,
- JTAG-Pins falsch beschaltet (1k0 Pulldown an TCK, 1k Pullups an 
TDI+TMS, 10k0 Pullups an STAT_n+DONE),
- Stimmt VCC_JTAG an dem FPGA mit dem VCC_REF an dem JTAG-Stecker?
- schlechte Signalintegrität (mein Favorit).

Zu dem letzten Punkt: Sind die Leitungen zu lang und nicht terminiert, 
so kann es zu double clocking kommen. D.h. Aufgrund von 
Signalreflektionen könnte eine Clock-Flanke als zwei Flanken erkannt 
werden. Und da DONE nur dann hoch geht, wenn CRC-Summe über den 
"eingeschobenen" Datenstrom korrekt ist, verändert jedes "zuviel" oder 
"falsch" eingeschobene Bit die tatsächliche CRC-Summe. Und die 
Fehlermeldung dazu hast Du schon gesehen ;)

Gruß,

fpga-dev

Vielen Dank für die Hilfe,
die Ursache habe ich gerade gefunden, ich habe vergessen den PIN nCE 
auf GND zu legen. Der Pin hat eigentlich nur indirekt etwas mit der JTAG 
-Schnittstelle zu tun, deswegen ist mir der Fehler erst jetzt 
aufgefallen.

Gruß Stefan