Hi, brauche mal Hilfe. Hab gerade mal einen Knoten im Hirn. Hab ne Schaltung vorliegen, in der mehrere HC164 kaskadiert sind, indem jeweils der letzte Parallelausgang mit dem A-Eingang der nächsten Stufe verbunden ist. Seh ich das richtig, dass dies eigentlich nicht sauber funktionieren kann, weil ja für eine saubere Funktion U1 immer langsamer auf die Clock-Leitung reagieren müsste als U2 ?
Angehängte Dateien:
-
Kaskdierung.jpg
26 KB
@ Markus Fritsch (mfritsch72) >Seh ich das richtig, dass dies eigentlich nicht sauber funktionieren >kann, weil ja für eine saubere Funktion U1 immer langsamer auf die >Clock-Leitung reagieren müsste als U2 ? Das siehst du falsch. Das ist eine vollkommen saubere synchrone Schaltung. SDRAM-Timing Erster Abschnitt. MFG Falk
Ok, hab nur manchmal das Problem, dass sich am Übergang zwischen den beiden 164er die Bits verdoppeln. Schieb' ich eine einzige "1" durch die Schieberegister werden dann sowohl 8 als auch 9 high ?
@ Markus Fritsch (mfritsch72) >beiden 164er die Bits verdoppeln. Schieb' ich eine einzige "1" durch die >Schieberegister werden dann sowohl 8 als auch 9 high ? Wieviel Kilometer Kabel hast du denn zwischen den ICs? Und auf welcher Lochrasterplatine? Hast du 100nF an jedem IC? MfG Falk
Keine Kilometer, eher ca. 5cm und auch ne sauber geätzte Platine. Sogar mit sauberer Spannungsführung. Cs sind auch überall dran. Passiert auch nicht nur auf einer LP sondern auf mehreren, immer wieder. Das ist ja mein Problem mit dem Knoten im Hirn. Bin ja auch der Meinung, dass es eigentlich funktionieren sollte, nur...
Noch ne Ergänzung: Hat auch nicht's mit nur einer Charge von ICs zu tun. Haben dies auch mit ICs von unterschiedlichen Herstellern.
@ Markus Fritsch (mfritsch72) >Keine Kilometer, eher ca. 5cm und auch ne sauber geätzte Platine. Masseführung? > Sogar >mit sauberer Spannungsführung. Cs sind auch überall dran. Passiert auch >nicht nur auf einer LP sondern auf mehreren, immer wieder. Wer generiert den Takt und die Daten? MfG Falk
Ich glaub eigentlich nicht an ein Masseproblem. Hab auf der LP ne richtig schöne Massefläche auf Unterseite. Daten/Takt kommen von einem Prozessor über ein Kabel (L=2m). Clockdauer: 2-3µs. Die Flanken sind nicht besonders schnell. ( ca. 5V/µs ) Hab mir schon überlegt, ob's daran liegen könnte.
@ Markus Fritsch (mfritsch72) >Ich glaub eigentlich nicht an ein Masseproblem. Hab auf der LP ne >richtig schöne Massefläche auf Unterseite. >Daten/Takt kommen von einem Prozessor über ein Kabel (L=2m). Aaaaaaha! Ertappt! Wenn der Takt von einem normalen HC IC, AVR whatever kommt, gibt das wunderschöne Reflexionen. Siehe Wellenwiderstand. mach mal 20..30 Ohm Serienterminierung na an die Taktquelle. und hoffentlich ist das kabel auch halbwechs gescheit, sprich Twisted Pair oder so. >Clockdauer: 2-3µs. Die Flanken sind nicht besonders schnell. ( ca. 5V/µs >) ??? Woher weisst du das? Gemessen? Wie? Richtig? Das wäre ein Anstiegszeit von 1us. Auch nicht wirklich gut für die Schieberegister. >Hab mir schon überlegt, ob's daran liegen könnte. Ich behaupte mal zu 99% liegt die Ursage dort. MfG Falk
Hab noch mal im Schaltplan nachgeschlagen. Der Prozessorausgang geht über einen HCT ans Kabel. (Das Kabel ist nur ein Std.Flachbandkabel.) Terminierung hab ich schon ausprobiert. Das wars leider nicht. Hab die Anstiegszeit per Oszi gemessen. Wenn's das sein könnte, würde dies doch bedeuten, dass eines der Schieberegister schneller ( weil der Pegel zu langsam ansteigt ) auf den Clockimpuls reagiert als das andere. Nur damit bekomme ich doch auch keine Verdoppelung des Signals hin, oder doch ? Außer aber das zweite Schieberegister sieht 2 Impulse anstatt nur einem.
@ Markus Fritsch (mfritsch72) >Hab noch mal im Schaltplan nachgeschlagen. Der Prozessorausgang geht >über einen HCT ans Kabel. (Das Kabel ist nur ein Std.Flachbandkabel.) Passt, wenn da auch Masse drauf liegt. >Terminierung hab ich schon ausprobiert. Das wars leider nicht. >Hab die Anstiegszeit per Oszi gemessen. ??? Und dabei 1us Ansteigszeit gemessen? Niemals! Ein HCT macht so 10..20ns. Wie hast du gemessen? Mit 10:1 Tastkopf? Hat das Oszi wenigsten 50 MHz Bandbreite? >Wenn's das sein könnte, würde dies doch bedeuten, dass eines der >Schieberegister schneller ( weil der Pegel zu langsam ansteigt ) >auf den Clockimpuls reagiert als das andere. Ja. Oder doppelt, was ich eher glaube. > Nur damit bekomme ich doch >auch keine Verdoppelung des Signals hin, oder doch ? Und ob. Die Reflexion erzeugt dann mehrere Flanken. Oder der langsame Signalanstieg plus Störeinkopplung. >Außer aber das zweite Schieberegister sieht 2 Impulse anstatt nur einem. Sag ich doch. MfG Falk
Zwecks der Messung geh ich mal davon aus, dass die passt. Ich werd mir morgen mal einen SchmittTrigger in die Eingänge auf der LP einbauen. Damit sollte ich wenigstens die Flanken in Griff bekommen. Ich wollte zwar ein Redesign vermeiden, aber igrendwie komm ich da wohl nicht drum rum. Vielen Dank nochmal für echt guten Antworten.
@ Markus Fritsch (mfritsch72)
>Zwecks der Messung geh ich mal davon aus, dass die passt.
Bitte?
Die vollkommen daneben! Widerholen! Richtig!
MfG
Falk
Mit an Sicherheit grenzender Wahrscheinlichkeit liegt's an zu langsamem Anstieg der CLK. Wenn z.B. die Schaltschwellen der beiden ICs nur geringfügig unterschiedlich sind, gibt's bei lahmer CLK Probleme mit Setup-/Hold-Time. Das erklärt den Fehler beim Übergang von 8 auf 9. Kann sich in der Flanke natürlich noch zusätzlich eine Hickser verstecken, der als CLK interpretiert wird, aber der würde sich anders bemerkbar machen.
Hab jetzt einen SchmittTrigger im Eingang. Sieht aus als wär das Problem weg. Wenigstens auf der Platine... Danke für die Hilfe.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.