Inhaltsverzeichnis 1 Lehrvideos zu FPGA, VHDL, Verilog und Digital Design 1.1 VHDL and Xilinx Spartan FPGA 1/2 1.2 Introductory tutorial on Verilog 1.3 How to Setup Simulation in ModelSim 1.4 Statische Timing-Analyse 1.5 Timing constraints - Xilinx 1.6 Programming/Bitstream download with Xilinx Impact 1.7 How to use KCPSM3 in VHDL FPGA based project 1.8 Noch ohne abschliessende Bewertung 1.8.1 Vorlesungen Prof.S.Srinivasan , Madras, Indien 1.9 Nicht empfohlen

[Bearbeiten] Lehrvideos zu FPGA, VHDL, Verilog und Digital Design

Hier ensteht eine Linkliste von Lehrvideos und Demos, die den Einstieg und Meisterschaft(?) im Design von digitalen Systemen erleichtern sollen. Die Videos sollen zeigen, wie man mit den Tools arbeitet.

Eine kurze Durchsicht bei youtube zeigt auf, dass nur ein kleiner Teil der Videos als Lehrvideo taugt, der Großteil sind Promotion-Videos, die hier nicht gelistet werden.

[Bearbeiten] VHDL and Xilinx Spartan FPGA 1/2

• VHDL and Xilinx Spartan FPGA 1/2
• VHDL and Xilinx Spartan FPGA 2/2

Auf englisch kommentierte Demo die zeigt, wie man zu einem zugehörigen Blockbild den VHDL-Code schreibt und diesen synthetisiert. Gezeigt werden die Xilinxtools ISE, RTL-View, Core Generator.

[Bearbeiten] Introductory tutorial on Verilog

• Introductory tutorial on Verilog PowerPoint Vorlesung, einschläfernde Stimme, aber im Inhalt solide.

Erklärt werden die Beschreibungsformen (gatter, Verhalten, Prozeduraler Ansatz) und die Grundelemente register,wire,module.

[Bearbeiten] How to Setup Simulation in ModelSim

• Modelsim

Dieser Englischsprachiger Screencast erklärt vornehmlich die GUI-basierte Bedienung des modelsim-Simulators, auf die script-steuerung wird kurz hingewiesen. Erklärt werden compile, compile-Order, Filestruktur, Fenstergruppierung. Leider wird kaum auf die Bedienung des wave-Fensters eingegangen.

[Bearbeiten] Statische Timing-Analyse

• Lec-33 static timing analysis.wmv
• Lec-34 static timing analysis

Über zwei Stunden feinstes Indian English von Hold/Set-time zu clock-constrainst, false pathes und SDF. Hochschulvortrag mit handgezeichnetet Folien.

[Bearbeiten] Timing constraints - Xilinx

• Kapitel eins - Definition und Zweck von Timing constraints
• Kapitel zwei - period, jitter, Offset
• Kapitel drei - Optionen, Eingabemöglichkeiten

Offizielles Xilinx-Lehnmodul zu timing-constraints als PowerPoint-Vortrag. Das Video folgt der klassichen Lehrmethodik: Präsentation neues Wissens and anschliessende Vertiefung durch Beispiele und Frage/Antwort Da die Basics der Timing-Constraints (kritischer Pfad, jitter, ...) für alle FPGA-Familien gleich sind, lohnt sich mindestens das erste Kapitel auch für Nutzer von Altera, Actel und andere.

[Bearbeiten] Programming/Bitstream download with Xilinx Impact

• Intro to FPGAs for Software Engineers - Part 5 - Programming, JTAG, PROMs, & iMPACT

Dieser Screencast zeigt die Klicks und Eingaben um ein Board (FPGA,PROMS) mit JTAG-Schnittstelle über das Impact-tool der Xilinx-ISE zu programmieren. Perfekt lesbar an einem 1080 Monitor.

[Bearbeiten] How to use KCPSM3 in VHDL FPGA based project

• How to use KCPSM3 in VHDL FPGA based project

Der KCPSM3 ist der Vorläufer der 8-Bit Soft-CPU Picoblaze von Xilinx. Das unkommentierte, aber mit Musik unterlegte Video zeigt wie im ISE Editor der VHDL-Code (Component-Instanziierung) hierfür erstellt wird. Einzelne Clicks in der Tooliste sind grafisch hervorgehoben. Der Text ist nicht sonderlich gut lesbar.

[Bearbeiten] Noch ohne abschliessende Bewertung

• FPGA Xilinx VHDL Video Tutorial: Zeigt das Aufsetzen eines Projektes in der Xilinx-ISE.

• Basic Schematic Input Tutorial Xilinx-ISE, project from the scratch, fürchterlicher Ton

• [1] EEJournal Webcasts und Videos zum Thema FPGA and Programmable Logic Design

[Bearbeiten] Vorlesungen Prof.S.Srinivasan , Madras, Indien

bspw.:

• Lecture 30 Encoders and Decoders

Vorlesungsvideo, stark akzentgefärbtes Englisch, erklärt werden die Grundlagen des Digitaldesigns, EDA-Tools werden vorgestellt.

[Bearbeiten] Nicht empfohlen