Hier eine kleine Merkhilfe zu Xilinx-.ucf-Dateien. In den .ucf-Dateien (User Constraint File) wird die Verbindung von logischen Netzen (in- und out-Ports im top level entity) mit physikalischen Pins hergestellt. Zusätzlich können auch Timing-Bedingungen abgebildet werden.

Die hier angegebenen Definitionen sind nur Beispiele. Sie müssen an die konkrete Hardware angepasst werden!

Bei fehlerhaften Zuweisungen kann Hardware zerstört werden!

Hinweis: Damit der Fitter die Pinzuweisungen in der .ucf-Datei auch beachtet, muß in den Fitter-Properties die Einstellung "Use Location Constrains" auf "Always" oder "Try" gesetzt sein. Auf jeden Fall sollte man im Fitter-Report nachschauen, ob die Signale auch auf die gewünschten Pins geroutet wurden.

Inhaltsverzeichnis 1 Taktdefinition 2 unkritisches Timing 3 Pinzuordung 4 Ausgangstreiber 5 Pullup/-down 6 Kombinationen 7 Weblinks

[Bearbeiten] Taktdefinition

NET CLOCK        LOC = AA12;
NET CLOCK        TNM_NET = "CLOCK_50";
TIMESPEC         TS_CLOCK_50 = PERIOD CLOCK_50 50 MHz HIGH 50 %;

[Bearbeiten] unkritisches Timing

NET reset        LOC = D8;
NET reset        TIG;

[Bearbeiten] Pinzuordung

NET LED          LOC = W2;
NET SWITCH_n     LOC = D1;

NET VGA_RED<2>   LOC = X4;
NET VGA_RED<1>   LOC = W5;
NET VGA_RED<0>   LOC = T9;

[Bearbeiten] Ausgangstreiber

NET my_netname   FAST;
NET my_netname   DRIVE = 12;
NET "*"          IOSTANDARD = LVTTL;

[Bearbeiten] Pullup/-down

NET netname      PULLUP;
NET netname      PULLDOWN;

[Bearbeiten] Kombinationen

NET netname      LOC = A1 | DRIVE = 2 | FAST;

[Bearbeiten] Weblinks

• http://www.xilinx.com/itp/xilinx10/books/docs/cgd/cgd.pdf: Xilinx Constraints Guide 10
• http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/cgd.pdf: Xilinx Constraints Guide 11
• http://direct.xilinx.com/bvdocs/whitepapers/wp237.pdf: What are OFFSET Constraits?
• http://forums.xilinx.com/t5/PLD-Blog/Timing-Constraints-Part-1-of-5/ba-p/57594: Timing Constraints by Xilinx Employee Austin Lesea