Forum: FPGA, VHDL & Co. RAM Ansteuerung

Hi,

ich komme mit der RAM Ansteuerung für den LA einfach nicht zu Rande.
Kurzes Intro:

- XC2S100 mit 40.960 bit.
- Speicher organisiert zu 512x80
- Sampels bestehen aus 10 bit timestamp und den eigentlichen Samples zu
16bit; allg. unter dem Term "samples" desweiteren benutzt
- somit passen in die 80 bit 3 sample tuple, diese werden per fsm
eingeschrieben: das klappt, wie diff tv_samples.txt samples_write.txt
zeigt (btw, tv = TestVector).
- ausgelesen werden diese 80 bit byteweise durch die fsm, da diese ja
auch byteweise durch das UART/SPI API verschickt werden.

Dieses Lesen bringt mich aber um, und ich weiss nicht, wo mein
Denkfehler steckt. Die ersten und letzten 3 bytes sind falsch:

$ diff  samples_read.txt tv_samples.txt
1,3d0
< 0x02D8C46
< 0x15E9D03
< 0x285900D
1536a1534,1536
> 0x02D8C46
> 0x15E9D03
> 0x285900D

konkret sind diese vertauscht. Wer reisst mir das Brett vor'm Kopf
weg? Einfach entpacken, im Verzeichnis mxe in der console:

vsim -do sim_sample_ram.do

aufrufen - alles für lazy peoples ;-)

Einige vars sind (noch) unbenutzt, alles was mit aquire zu tun hat
konkret.

Viele Grüße
Olaf