Ansteuerlogik DAC MAX507

[h2o2 (Gast)]

Hallo,

ich komm mit der Ansteuerlogik, bzw. deren Beschreibung im Datenblatt 
(IC MAX507) nicht klar. Anbei das Datenblatt. Ich verstehe das Timing 
von -WR und -LDAC nicht.

Da ich nur ein IC verwende und an D0 bis D11 auch nur ein Datenempfänger 
dranhängt (MAX507), kann ich -CS = 0 dauerhaft lassen um den Chip zu 
aktivieren. -CLR = 1 kann ich auch dauerhaft lassen, da ich kein   Reset 
benötige. Da an den Datenpins immer nur gültige Daten sind, kann ich -WR 
und -LDAC auch Dauerhaft auf Null lassen?

Vielen Dank für Eure Hilfe!

Gruß

h2o2

[M. H. (doktorgnadenlos)]

Gleich vorweg : ich habe mit dem MAX507 noch nichts zu tun gehabt.

M. E. kannst Du die Pins WR und LDAC nicht dauerhaft auf LOW belassen.
Es wird im Datenblatt ausdrücklich hingeweisen, dass diese Leitungen 
flankengetriggert sind. D.h. mit einer steigenden Flanke am WR-Pin 
werden die Daten ins interne Latch übernommen, mit der steigenden Flanke 
am LDAC-Pin wird der DAC mit dem am Latch anliegenden Wert beschrieben.
Der Hintergrund dieses Handlings liegt wohl darin, dass mit diesem 
Protokoll ein Derivat mit mehreren Kanälen betrieben werden kann. 
Zunächst werden die einzelen Latches der Kanäle in aller Ruhe geladen 
und dann mit dem LDAC-Impuls alle Kanäle zeitgleich ausgegeben.