Chip enable Leitung und Serielle Clock Leitung synchronisieren

[Kevin (Gast)]

Hi Leitung wie ihr wisst nehmen die meistens ICs daten ber der fallenden 
Flanke
In meinem Fall soll ich 2 Bytes an dem DA Wandler schicken. nach 16 
Clock muss der CS (Async) High sein.nach 16 clock sind alle Daten 
ignoriert.
ich habe die CS Signale und CLk signale auf dem Oszi visualisiert.
aber auf dem oszilloskope geht nicht die CS leitung hoch nach den 16 
Clock.
die CS geht hoch 10 microsekunden nach dem alle 16 clock generiert sind?

NB:während den 16 Clock ist CS Low und ungefähr 10 us nachdem alle Clock 
signale generiert sind geht die CS leitung hoch

Eine Idee?

[Martin (Gast)]

Theoretisch steuerst du den CS Pin selber an. Du wartest ja auf das 
"Übertragung Fertig" Bit, und dann setzt du per Software das CS Bit auf 
High.

Da dürfte kein Delay kommen, wenn du die Ansteuerung selber geschrieben 
hast. Bei fertigen Funktionen würde ich mal in den Quelltext schauen.

[crazy horse (Gast)]

wo ist jetzt das Problem?

[Kevin (Gast)]

Hi Martin.
Ich Habe die Ansteuerung nach dem Datenblatt geschrieben

1) CS High bei der SPI Einstellung
2) CS Low um die Daten im SPDR zu schreiben
3) 2 Bytes schicken und warten bis die Bytes übertragen sind
4) Nach dem die 2 bytes übertragen werden geht die CS leitung wieder 
hoch
So habe ich die Ansteuerung geschrieben.so muss die DA Wandlung 
vorgenommen werden

Also jetzt crazy Horse: Wo ist das Problem?Das Problem ist dass die CS 
leitung etwa 10 Microsekunden High geht nach dem die 16 Clock signale 
generiert sind

[crazy horse (Gast)]

Ja- und jetzt sollen wir dir sagen, wo dein Fehler liegt?
Könnte an deinem Programm liegen. Welches Programm eigentlich? Welcher 
MC? Welcher D/A-Wandler?

[Kevin (Gast)]

NB: Meine CS Leitung ist mit einer anderen Applikation benutzt.dazu habe 
ich Den CS Pin als Output gesetzt.

Hi Martin meist du ich soll dir den Quelltext schicken
das kann ich gerne machen

[Kevin (Gast)]

Assemblerspache für den HC11E1
Microcontroller: HC11
AD5324 von analog Devices

[Peter D. (peda)]

Kevin wrote:

> AD5324 von analog Devices

Für T7 gibt es keinen Maximalwert (S.5).

Du stellst das SPI so ein, daß am Anfang (also auch am Ende) der Clock 
low ist und dann irgendwann nach dem letzten Byte ziehst Du /SYNC wieder 
auf high.



Peter

[Kevin (Gast)]

Hi Leute mein Problem ist schon gelöst
dabke sehr