Gibt es eigentlich das/ein ise tutorium wie das quick-start under complete tutorial auch aktualisiert fürs aktuelle ise 10.1? Oder halt etwas äquivalentes.... Hintergrund ist: ich muss zugeben, daß ich derzeit etwas erschlagen bin und mich außerordentlich schwer tue, das quick start pdf nachzuvollziehen. Dies basiert ja auf der alten Menustruktur und da ich sowiso noch verwirrt und überfprdert bin durch die ganzen Entwicklungsschritte und dateiendungen stehe ich im Wald. Konkretes Problem, falls dort jemand etwas zu beitragen kann: zu Beginn hatte ich ein eigenes Miniprojekt mit einem cpld (xc9536) versucht und nicht geschafft es ins target zu bringen. Problem: wie erzeuge ich den Bitstream? Da lag ein anderes Menu vor, als ich jetzt beim Spartan3 Tutorial sehe. Das device in die jtag Kette eingebunden hatte ich, aber alle Leseversuche scheiterten, weil ise eine andere id gelesen hat, als erwartet. Aber wie gesagt einen bitstream habe ich nicht erzeugen können. Exerziere gerade das quickstart tut durch; Dort kann ich auch nicht folgen. Timning constraints konnte ich einmal eingeben (sources for implemention->User Constraints->Create Timing Constraints) sind aber irgendwie nicht gepseichert worden. zudem - wie/wo sehe ich das ucf file eigenltich im Klartext? Beim Kapitel der timing simulation finde ich die menus gar nicht... Solche Probleme bremsen mich derzeit aus. Ich hoffe, ich bin nicht so(!) dämlich, wie es womöglich gerade scheint, aber die ganze Thematik der synthese neben den großen Problemen das Entwicklungswerkzeug zu beherrschen.... lässt einen schon zweifeln. Daher auch kein Flame bitte, sondern nur ernstgemeinte Hilfe/Tips/Links danke
Tutorial sollte doch dabei sein. Und sooo stark dürfte sich die Oberfläche der neuen Version nicht von den vorhergehenden unterscheiden. Der Designflow zwischen FPGA und CPLD unterscheiden sich. U.a. gibt es beim CPDL den Fitter und beim FPGA das Place&Route. Dementsprechend sind auch die Menüs etwas angepasst. Das Programm/der Menüpunkt, der die Steine programmiert, nennt sich bei Xilinx "Impact" und ist in der Struktur relativ weit unten zu finden. Und dein (timing) .ucf-File musst Du ggf. noch ins Projekt einbinden. HTH Rick
danke! Ich werde mich weiter durchwuseln und zunächst beim cpld bleiben. Schätze da das tutorial für ein spartan3 ist, haben mich die menus verwirrt. Der Umfang ist aber schon beträchtlich, wenn man mal alles überblickt bis timing Simulation. Wird schon werden, ansonsten nerve ich hier noch mal
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.