USB Daten in FPGA Fifo

Sehr einfache Möglichkeit ist, FIFO mit verschiedenen Datenbreiten zu 
erstellen. Auf der Schreibseite (vom USB) hast Du dann 16 Bit, auf der 
Leseseite - 64 Bit.

Werden vom USB 4 Werte reingeschrieben, geht auf der Readseite 
FIFO_empty auf low, dann weist Du, dass Du aus dem FIFO lesen darfst und 
liest ein 64 Bit Wert.

Grüße,
Kest

Zunächst mal erstelle mit Hilfe von Coregenerator/Megawizzard ein FIFO 
mit unterschiedlichen Bitbreiten an den Ein/Ausgängen.

Pseudocode:

FIFO ( clk_in : in std_logic
       data_in : in std_logic_vector(15 downto 0),
       wr_en   : in std_logic;
       wr_full : out std_logic;

       clk_out : in std_logic
       data_out : out std_logic_vector(63 downto 0)
       rd_request : in std_logic
       rd_empty   : out std_logic)


Dann verschaltest Du es ungefähr so:

data_in <= USB_DATA;
wr_en   <= USB_DATA_valid and not wr_full;

HOST_SIDE_DATA <= data_out;
rd_request <= not rd_empty;

HOST_SIDE_DATA_valid <= rd_request (eventuell registert, falls die Daten 
einen Takt später kommen)

Alles andere macht dann das FIFO für Dich.

Grüße,
Kest