www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Altera FLEX 10k


Autor: Sebastian B. (sfreak) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo allerseits,

vor geraumer Zeit (damals wusste ich mit programmierbarer Logik noch 
nichts anzufangen) ist mir eine Platine mit Altera FLEX 10KE in die 
Haende gefallen. Genauer ein epf10k100efc484-3, wenn ich mir das 
Datenblatt grob anschaue scheint das ja ein ganz brauchbarer Chip zu 
sein  http://www.altera.com/literature/ds/dsf10ke.pdf : 100k Gates, 50k 
RAM Bits.

Komischerweise werden die Teile auf der Altera-Seite kaum irgendwo 
erwaehnt. Ganz taufrisch sind sie wohl nicht mehr. Aus dem Datenblatt 
werde ich auch nicht so ganz schlau: Es gibt LUTs, Blockrams... klingt 
nach FPGA. Aber auch "EABs" die grosse Logik-Haufen zu sein scheinen... 
das verwendete Vokabular ist mir nicht wirklich vertraut.

Ist das jetzt ein "normaler" FPGA? Mir sind nur die Xilinx-Typen 
vertraut, wo liegen denn die Unterschiede zu Spartan-3 und Co.?
Hat jemand mit diesen Teilen schon gearbeitet? Quartus II scheint 
unterstuetzt sie laut Website, werde mir mal die Web Edition 
installieren und ein bisschen rumprobieren...

Fuer eine kleine Einschaetzung/Einordung waere ich dankbar :-)
Sebastian

Autor: GB (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Siehe Altera, suche nach Flex erster Treffer

The FLEX 10K® family of FPGAs support the following configuration 
schemes:

GB

Autor: Sebastian B. (sfreak) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was genau willst du mir damit sagen?

Sebastian

Autor: Xenu (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das Ding ist ein FPGA, aber schon veraltet. Das heisst es ist langsamer 
als die heutigen und verbrät mehr Strom. Ausserdem haben aktuelle FPGAs 
zusätzlich Multiplizierer und Taktmanager (PLL/DLL) integriert und 
unterstützen mehr Signalstandards.

FPGAs sind prinzipiell alle gleich aufgebaut, nur die Firmen nennen die 
internen Logikblöcke anders. So ein Logigblock besteht normalerweise aus
einer LUT (look-up-table), einem Register und noch ein bisschen 
Zusatzlogik.

Bei Xilinx heissen die dann CLB (configurable logic block), bei Altera
LE (logic element). Zusätzliche interne RAMs heissen bei Xilinx 
Blockram, bei Altera EAB.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.