Forum: FPGA, VHDL & Co. port map und Konstante ?


von Marc08 (Gast)


Lesenswert?

Habe gerade folgenden Code kompiliert:

Hier nur ein kurzer Auszug:
1
I_TEIL1: DISPLAY_DRIVER_FOR_PACKAGE 
2
      port map(
3
        EXP_TIME => EXP_TIME,
4
        NO_PICT => (2,5),
5
        DISPLAY => DISPLAY,
6
        SHOW => SHOW,
7
        ERR => ERR
8
        );

NO_PICT ist hierbei ein Array (0 to 1) vom Datentyp Integer (Range 0 to 
10).

Wenn ich jetzt das in Xilinx ISE anschaue unter View RTL Schematic, dann 
sehe ich, das das Signal NO_PICT auf Masse gelegt wurde?!?

Warum wird hier kein Look-Up-Table erzeugt?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Zeig doch mal etwas ausführlicher die Definition und Deklaration von 
DISPLAY_DRIVER_FOR_PACKAGE und von NO_PICT.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

> Array (0 to 1) vom Datentyp Integer (Range 0 to 10)
Ich habe das jetzt auch so ähnlich mal ausprobiert.
Tatsächlich, mit
  type speicher is array(0 to 1) of integer range 0 to 255;
klappts nicht. Aber mit
  type speicher is array(0 to 1) of unsigned(7 downto 0);
zeigt es auch der RTL-Viewer (ISE 9.2) korrekt an.
Die Simulation funktioniert in beiden Fällen korrekt.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.