www.mikrocontroller.net

Forum: FPGA, VHDL & Co. begriff und anzahl der logic cell


Autor: daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Virtex 5 => Up to 330,000 logic cell's

was kann man dem entnehmen?
ich kenne LUT's, aber diese haben meistens 4-5 Eingänge.
ist jetzt so eine LUT auch eine "logic cell"?

würde ich and/or/nand/nor/xor/... mit 2 Eingängen nehmen,
dann würden diese trotzdem eine LUT belegen. Aber ich könnte
mir denken, dass diese "Rechnung" nicht ganz Marketingreif ist,
weil das Potential geschmälert wird.

grüsse, daniel

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei Xilinx ist eine Logic Cell eine LUT mit 4 Eingängen, ein FlipFlop + 
bissel Hilfslogik.

Autor: Matthias Kurz (mensch0815)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
siehe auch:
www.eece.unm.edu/course/ece338/Lectures/basic-fpga-arch-xilinx.ppt

behandelt aber glaub ich nur virtex2 und virtex4

Autor: Morin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> ich kenne LUT's, aber diese haben meistens 4-5 Eingänge.
> ist jetzt so eine LUT auch eine "logic cell"?

Rechnung ist grob: 1 Slice = 2.25 Logic Cells.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Morin wrote:
> Rechnung ist grob: 1 Slice = 2.25 Logic Cells.
Abhängig von der Architektur. Die Rechnung gilt noch für Spartan3 + 
Virtex4. Der Schritt schlechthin war dann Virtex5 mit 6-Input-Luts und 
4FF pro Slice.
http://forums.xilinx.com/xlnx/board/message?board....

Autor: Morin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die Info.

Autor: Eric (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

wer hat denn noch einen besseren Link als diesen?
http://digital.ni.com/public.nsf/allkb/33D4F29F148...

Ganz konkret interessiert mich die Frage ob es bei dem Durcheinander nur 
sprachliche oder auch technische bzw. Firmenspezifische Unterschiede 
gibt?
Ich zähle mal auf was es alles (in meinem Kopf) gibt (bin Xilinx 
Sparten-3-lastig):

1 CLB = 4 Slices
1 Slice = 2 LUT4 + 2 FF + carry Logic + MUX + bisschen Hühnerfutter (was 
dann den Faktor 2.25 erklärt)
1 Slice = 2.25Logic-Cell

Nun die Frage:
Ist ein Logic-Cell = ein Logik Gatter = Logic Gate = System Gatter = 
System Gate = Gate?

Was entspricht einem Gatter mit zwei Eingängen und einem Ausgang, 
unabhängig ob ich ein NAND, NOR, OR, NOR, XOR abbilde? Ist es ein Logik 
Gate oder System Gate oder eine Logic-Cell(die es nicht sein dürfte da 
diese eine LUT4 und ein FF hat) ?

Das hier habe ich auch noch gefunden was in Frage stellt das ein 
System-Gate ein "echtes" Gate ist:
Beitrag "Logic Cells, CLB, System Gates"

Wie Interessant wird die Diskussion wenn ich jetzt ein Xilinx mit einem 
Altera oder Lattice vergleichen will? Was haben die für 
technische/marketing Begriffe?

Ich denke die Verwirrung ist jetzt komplett... ;)
Eric

Autor: Joko (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
In Verbindung mit Virtex5 (LUT6) wird die Sache noch spaßiger...

Gruß
Jochen

Autor: Valerij Matrose (fpga-dev)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Es ist bei weitem nicht alles so kompliziert, wie es aussieht.

Einem Gatter-Äquivalent, mit dem die Komplexität digitaler Schaltungen 
angegeben wird, entspricht ein NAND-Gatter mit genau zwei Eingängen. 
Grund: man kann jede digitale Schaltung nur mit NAND-Gattern aufbauen.

Auf eine vierer-LUT (LUT4) kann eine beliebige Funktion mit 1-4 
Eingängen abgebildet werden. Kleinste und somit eher verschwenderische 
Schaltung ist ein Inverter (=1 NAND-Gatter, so eine Zählweise würde die 
FPGA-Hersteller schlecht aussehen lassen...). Grösste abbildbare 
Schaltung ist ein 16-Bit-SRAM-Speicher (=32 NAND-Gatter, das entspricht 
eher den Vorstellungen der FPGA-Hersteller...). Reale FPGA-Schaltungen 
bewegen sich immer zwischen 1-32 NAND-Gattern pro LUT4.

Früher (Cyclone1/2, Spartan1/2 und Co.) bestanden die Logikzellen immer 
aus einer LUT4 und einem Flipflop (LUT4+FF-Logikzelle). Aktuelle 
FPGA-Logikzellen sind größer und flexibler, deren LUTs können zu einer 
LUT mit 5-6 Eingängen oder zu zwei LUTs mit 4-5 Eingängen konfiguriert 
werden (als Beispiel). In beiden Fällen steht pro Logikzelle nur ein FF 
zu Verfügung. Es gibt also Konfigurationen, bei denen einer LUT ein FF 
fehlt! Um die Vergleichbarkeit zu früheren FPGA-Generationen und zu 
Konkurenz sicher zu stellen, behielt man die 
LUT4+FF-Logikzellenzählweise. Deshalb werden die Kapazitäten aktueller 
FPGAs zusätzlich noch als LUT4+FF-Logikzellen angegeben. Dabei 
entspricht eine LUT6+FF-Logikzelle etwa zwei LUT4+FF-Logikzellen.

Bei System-Gatter-Zählweise fliessen in die NAND-Gatter-Zählung nicht 
nur Logikzellen sondern auch RAM-Blöcke, Multiplizierer und sonstige 
Logikressourcen mit ein. Verwendet man bei einem Design diese Ressourcen 
nicht, ist diese System-Gatter-Zählweise um Faktor 3-5 unrealistisch.

Gruß,

Valerij

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.