www.mikrocontroller.net

Forum: FPGA, VHDL & Co. mit welchem wert wird <sig>'transaction initalisiert?


Autor: daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
signal x: std_logic; -- := 'U';

die default Initialisierung von x ist 'U', weil es left-most ist.
Bei der Simulation habe ich ein signal mehr

signal y: bit;

y <= x'transaction;

wobei y '1' ab den Anfang zu sein scheint und an x zur Zeit 0 keine
Zuweisung erfolgt. Wenn ich richtig verstehe, ist Initialisierung keine
Zuweisung, aber sicher bin ich da nicht.

Hoffe jemand weiss die Antwort, ansonten schaue ich mir morgen
an, was modelsim dazu meint.

grüsse

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.