Unterschiedliche Clocks und die Hold Zeiten

[Gast (Gast)]

Guten Morgen.
Ich hoffe die Überschrift ist so korrekt ..(bis auf Rechtschreib 
fehler...)

In meinem System habe ich 2 Clock, einmal 100Mhz und einmal 27 Mhz. Die 
Daten die ich erzeuge werden vom 100Mhz Takt gesteuert, und in ein FiFo 
gelegt. Der 27er holt sich die Daten dann, wenn er so weit ist, aus dem 
FiFO raus. Nun habe ich aber ein Problem wenn Daten rausgeholt werden 
und das FiFO sagt ich bin nicht mehr ganz voll. Da sich die Flanken ja 
"langsam" annähern, werden die Setup and Hold Zeiten nicht mehr 
eingehalten. Meine Frage nun, kann ich iwie verhindern das die FlipFlop 
in undef. zustände gehen.

Hoffe das war verständlich ...

Danke im vorraus für die Hilfen

[Falk B. (falk)]

@Gast (Gast)

>Ich hoffe die Überschrift ist so korrekt ..(bis auf Rechtschreib
>fehler...)

Die Hoffnung wird wohl leider enttäuscht werden. Es ist grausames 
Denglisch . . .

>In meinem System habe ich 2 Clock, einmal 100Mhz und einmal 27 Mhz. Die

Früher (tm) waren das Takte.

>eingehalten. Meine Frage nun, kann ich iwie verhindern das die FlipFlop
>in undef. zustände gehen.

Durch Nutzung eines asycnhronen FIFOs. Das kümmert sich um das Problem.
Kann und sollte man direkt mit dem Core Generator (Xilinx) Megawizard 
(Altera) oder welchem anderen Fertigmodul machen. Selber bauen ist 
aufwändig und kniffelig.

MFG
Falk

[Gast (Gast)]

>>Ich hoffe die Überschrift ist so korrekt ..(bis auf Rechtschreib
>>fehler...)

>Die Hoffnung wird wohl leider enttäuscht werden. Es ist grausames
>Denglisch . . .

Naja das wir in diesem Bereich auch meistens nicht anders gehen 
...jedenfalls ohne das es sich ganz sch. anhört ...

>>In meinem System habe ich 2 Clock, einmal 100Mhz und einmal 27 Mhz. Die

>Früher (tm) waren das Takte.

2 Takte?? Frequenz würd ich dir recht geben ...

>Durch Nutzung eines asycnhronen FIFOs. Das kümmert sich um das Problem.
>Kann und sollte man direkt mit dem Core Generator (Xilinx) Megawizard
>(Altera) oder welchem anderen Fertigmodul machen. Selber bauen ist
>aufwändig und kniffelig.

Danke ich werd das mal testen ....

[Falk B. (falk)]

@Gast (Gast)

>Naja das wir in diesem Bereich auch meistens nicht anders gehen
>...jedenfalls ohne das es sich ganz sch. anhört ...

Irrtum. Die meisten Leute sind schlicht an diesen armseligen Unsinn 
gewöhnt und sehen das auch noch als hipp an.

"Unterschiedliche Takte und Haltezeiten" klingt wirklich Sch**** und 
unverständlich als Headline, ähh Überschrift . . .

>2 Takte?? Frequenz würd ich dir recht geben ...

Nöö, es sind zwei Takte mit unterschiedlichen Frequenzen. Eine Frequenz 
hat man nicht, auch nicht in einem FPGA. Takte schon.

MFG
Fa - rettet dem Dativ - lk