www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Signale durchschleifen


Autor: Andi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,

vielleicht kann jemand von Euch mir bei folgender Problemstellung
behilflich sein:

Folgende FPGA-Eingänge:

Clk    : in std_logic;
Data   : in std_logic_vector(7 downto 0);
DataEn : in std_logic;

Data und DataEn kommen von einem anderen FPGA und haben
definierte tCO. Der Takt hat eine feste Phase zu diesen Daten.

Nun möchte ich (zunächst einmal) meine FPGA-Eingänge an FPGA-Ausgänge
durchreichen:

ClkOut <= Clk;
DataOut <= Data;
DataEnOut <= DataEn;

Was für Möglichkeiten gibt es, der Synthese beizubiegen, dass
alle Routing-Pfade (bei zuvor festgelegtem Pinning) gleich lang sein 
sollen, um die ursprünglichen Phasen-Relationen der Signale nicht (oder 
nur minimal) zu verändern (Hinweis: Clk=125MHz)?

Ich habe nur ein MAXDELAY-Constraint gefunden, definiert aber nur
eine Obergrenze.
Habt Ihr alternative gute Ideen ?

Wie sieht es mit dem injizierten Jitter des Taktsignales aus, wenn man
das Signal durchschleift ? Da man in der HDL-Beschreibung keinen
getakteten Prozess verwendet, werden wohl kaum Clock-Routing-Kanäle 
verwendet.

Oder muss ich tatsächlich Pipeline-Stufen unter Berücksichtigung
von tSU und angepasstem tCO verwenden ?

Gruß,
Andi

Autor: A. F. (artur-f) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Schaue mal hier nach, gibt so einiges:
http://www.xilinx.com/itp/xilinx4/data/docs/cgd/t5.html
TIMESPECs can be set in various ways depending on the constraint.
See the "FROM-THRU-TO" section of the "Xilinx Constraints F" chapter.
See the "FROM-TO" section of the "Xilinx Constraints F" chapter.
See the "INPAD_TO_OUTPAD" section of the "Xilinx Constraints I" chapter.
See the "OFFSET_IN_BEFORE" section of the "Xilinx Constraints O" chapter.
See the "OFFSET_OUT_AFTER" section of the "Xilinx Constraints O" chapter.
See the "PERIOD" section of the "Xilinx Constraints P" chapter.
See the "PRIORITY" section of the "Xilinx Constraints P" chapter.
See the "TSidentifier" section. 

Autor: Andi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
... arbeite mit Lattice-Bausteinen. Kann mit deinen Constraints
also nicht viel anfagen.

"INPAD_TO_OUTPAD" könnte interessant sein, scheint es aber in der Form
bei Lattice nicht zu geben.

Gruß,
Andi

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.