Hallo, zunächst einmal, ich habe kein Problem damit, dass der o.g. CPLD bis 182 MHz zählt. Ich verstehe bloss nicht, warum. Laut Datenblatt gibt es für dieses 10ner "Spead-Grade" folgende Angabe: tch = 4 ns und tcl = 4 ns. In Summe 8 ns, entspricht 125 MHz. Und es gibt eine Angabe "Maximum internal global clock frequency" und die ist maximal 100 MHz. Und so dachte ich immer, der Baustein geht bis 100 MHz. Ich habe nämlich diesen CPLD in meinem selbstgebastelten Frequenzzähler verwendet. Nun besitze ich auch noch ein Spartan 3E Board von Digilent. Es gibt von Xilinx ein Beispiel-Projekt für dieses Board: s3esk_frequency_generator. Damit kann man angeblich Frequenzen bis 200 MHz oder so erzeugen. Nun habe ich dieses Xilinx Board mit dem Design von Xilinx geladen und die Frequenz mit meinem Frequenzzähler gemessen. Habe die Frequenz langsam hochgedreht und festgestellt, mein Frequenzzähler zählt nicht nur bis 100 MHz, wie ich immer fest davon überzeugt war, sondern bis etwa 182 MHz... Schöne Überraschung, bei dem "Freiluftaufbau"... Kann mich bitte jemand aufklären? Habe ich was im Datenblatt übersehen?
Die 100 MHz sind garantiert über den gesamten Temperaturbetreich, Versorgungsspannungsbereich und Bauteiltoleranzen. 182 MHz sind die Reserve DIESES einzelnen ICs bei DIESER Temperatur und Spannung. MFG Falk
> Die 100 MHz sind garantiert über den gesamten Temperaturbetreich, > Versorgungsspannungsbereich und Bauteiltoleranzen. 182 MHz sind die > Reserve DIESES einzelnen ICs bei DIESER Temperatur und Spannung. Ok, danke schön für die Info. Für mich als Hobby-Elektroniker heisst es nun, ich habe ein hochwertiges Messgerät ;)
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.