Kurzschlussfestigkeit von FPGA Ausgängen

[Christian H. (cavorca)]

Hallo,

Mal ne Grundsatzfrage: Sind die Ausgänge von FPGAs kurzschlussfest? 
Speziell geht es mir um Xilinx FPGAs. Vermuten würde ich mal nein, aber 
man kann die Treiberstärke ja per constraint festlegen. Ist das wirklich 
eine Strombegrenzung oder geht es da nur um den maximalen Strom, der 
beim minimalen Highlevel fließt?
Ein Argument das ehr für ja spricht ist, dass im Datasheet bei "Absolute 
Maximum Ratings" nichts über Strom durch die IO pins steht. (siehe ds312 
oder ds529 bei xilinx).
Aber wie ist es wirklich?

Viele Grüße,
Christian

[Gast (Gast)]

>Sind die Ausgänge von FPGAs kurzschlussfest?
Ja, jeder Ausgang kann locker 200mA treiben, was dann bei 400 Ausgängen 
richtig ordentlich warm wird. Das ist der Heizungsmodus der heutigen 
FPGAs

[Christian H. (cavorca)]

Sehr lustig.

Jetzt mal im ernst. Es gibt ja z.B. auch viele OPAMPS die 
kurzschlussfeste Ausgänge haben. Zumindest steht darüber etwas in den 
"Absolute Maximum Ratings". Gut, analog kann man nicht mit digital 
vergleichen aber auch bei Mikrocontrollern kenne ich es so, dass da eine 
Angabe über den Maximalstrom zu finden ist. Im Datenblatt vom Spartan 3 
steht aber nun mal nix.

[Klaus F. (kfalser)]

Die Ausgänge sind (wie bei allen digitalen Bausteinen, die ich kenne) 
sicher kurzschlußsicher in dem Sinne, dass sie nicht zerstört werden.
Den Strom, der dabei fließt, sollte aus dem IBIS Modell bestimmbar sein.
Die Treiberstärke, die man bei Xilinx einstellt, ist nicht der 
Kurzschlussstrom, sondern der Strom, den der Ausgang liefern kann, um 
noch einen gültigen Pegel (Low oder High) zu treiben.

Bezüglich Kurzschlussfestigkeit:
Einzele Ausgänge mögen kurzschlussfest sein, wenn man aber viele 
Ausgänge kurzschließt, dann kann wahrscheinlich der maximale zulässige 
Strom pro Bank oder pro VCC pin überschritten werden, und der Chip kann 
trotzdem zerstört werden.

[Christian H. (cavorca)]

OK, Danke!

[Chef (Gast)]

"Die Ausgänge sind (wie bei allen digitalen Bausteinen, die ich kenne)"
"sicher kurzschlußsicher in dem Sinne, dass sie nicht zerstört werden."

Hoert, hoert...

Wenn ein Ausgang auf 3.3. geht und er dabei gegen GND oder einen anderen 
Baustein treibt, der ordentlich was liefert, geht der Treiber im FPGA 
mit 99% Wahrscheinlichkeit in die Binsen, es sei denn der andere wird 
weich. Sowas geht allerhoechstens kurzfristig bei schnellen Signalen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> geht der Treiber im FPGA mit 99% Wahrscheinlichkeit in die Binsen,
Wenn das nur einer ist, dann kannst du auf dem Tagelang 3,3V ausgeben 
und dabei den Pin direkt auf Masse löten. Die Stromaufnahme steigt dann 
zwar ein wenig, aber kaputt ist der noch lange nicht.
Ausprobiert mit einem XC9572 (unfreiwillig) sowie Spartan 2 und Spartan 
3 (jeweils mutwillig).

[Matthias G. (mgottke)]

>> geht der Treiber im FPGA mit 99% Wahrscheinlichkeit in die Binsen,
> Wenn das nur einer ist, dann kannst du auf dem Tagelang 3,3V ausgeben
> und dabei den Pin direkt auf Masse löten.

Meine Erfahrung besagt, dass bei einzelnen Pin-Kurzschlüssen selten was 
kaputt geht. Die Betonung liegt auf selten, denn ich habe es leider auch 
schon anders erlebt. Aber in den allermeisten Fällen passiert, wie 
Lothar es beschrieben hat, nicht.

Ersatzschaltbild des Ausgangstreibers ist doch ein MOSFET. Dieser ist 
hat einen endlichen Innenwiderstand, der den Maximalstrom begrenzt. So 
lange es im Chip keine Lokale Überhitzung gibt wird der Ausgang kaum 
sterben.

[Christian H. (cavorca)]

Erfahrungswerte sind wichtig, aber was "erlauben" Xilinx, Altera,... 
offiziell? Hat jemand eine Literaturangabe zu dem Thema? Wie gesagt, in 
den 2 angegebenen Datenblättern (ds312, ds529) stand bei Absolute 
Maximum Ratings nichts dazu.