Hallo zusammen, da die Forensuche nicht so ganz erfolgreich war, muss ich mal posten. Ich möchte ein 12MHz Rechtecksignal so 10 - 20ns verzögern. Hatte mir überlegt es einfach 2 mal mit einem 74HC04 zu invertieren, die Flanken sind dann aber nicht ganz so gut. Im Anhang ein Oszibild, - das gelbe Signal ist das 12MHz vor dem inverieren - das grüne Signal ist nach einem mal invertieren - das blaue Signal ist nach der 2ten Inverterstufe Meine Frage, wie bekomme ich eine vernünftige Signalform mit der entsprechenden Verzögerung hin? Noch eine Info: Später sollen aus den 12MHz Rechteck eine 50MHz Rechteck werden, dann sollte das ganze auch noch funktionieren . Evtl. hat jemand eine Idee für mein Problem? Grüße Chris
@ Chris __ (jetronic) >Ich möchte ein 12MHz Rechtecksignal so 10 - 20ns verzögern. 1.) Wozu? Um ein kaputtes Timing zu reparieren? 2.) Wie genau müssen die 10-20ns eingehalten werden? >Hatte mir überlegt es einfach 2 mal mit einem 74HC04 zu invertieren, Das ist der Quick & Dirty Ansatz aus der gutenm alten TTL-Zeit. >die Flanken sind dann aber nicht ganz so gut. Sie sind flacher, weil die HC nun mal nicht soooo fix sind. Aber das meiste ist Messfehler, vor allem schlechte Masseanbindung. >Meine Frage, wie bekomme ich eine vernünftige Signalform mit der >entsprechenden Verzögerung hin? Was ist denn daran unvernünftig? Für einen 12 MHz Takt ist das schon OK: >Später sollen aus den 12MHz Rechteck eine 50MHz Rechteck werden, >dann sollte das ganze auch noch funktionieren . Dann brauchst du schnellere Gatter, LVC oder AHC oder wasauchimmer. MFG Falk
1/(50MHz) = 20ns Erkläre mal was du eigentlich vorhast. Mach mal ein Foto von dem 74HC04 und der Beschaltung drumherum, Signale sind ja nicht so des wahre. Immerhin 1,2V oben und unten.
Hallo such mal nach Delay-Line. z.B. von Maxim. Ist nicht billig aber präzise.
Guten Morgen zusammen, danke schon einmal für die zahlreichen Antworten. Also das Rechteck signal ist ein Triggersignal für ein Latch. Verschieben möchte ich es, damit die steigende Flanke nicht mit der steigenden Flanke meines Datensignals am Latch übereinstimmt. Habe nochmal nachgelötet, und siehe da, das Rechtecksignal sieht eigentlich recht gut aus. Für die 12MHz wird das so gehen. Allerdings muss ich mir für 50MHz wohl noch etwas überlegen, evtl. andere Bauelemente... Grüße Chris
@Chris __ (jetronic) >Verschieben möchte ich es, damit die steigende Flanke nicht mit der >steigenden Flanke meines Datensignals am Latch übereinstimmt. Dann nimm nur EINEN Inverter und gut. Wobei das am Ende genau das ist, was ich dachte, ein vermukstes Timing oder Missverständniss. Wie Digitaltechnik sauber getaktet wird steht u.a. hier SDRAM-Timing MFG Falk
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.