Hallo Forum, - 8-Lagen Multilayer mit zwei Betriebsspannungen. - Zwei Plattenkondensatoren auf Layer 2-3 und 6-7 über einen 65µm Kern -> hatte geplant den beiden GNDs unterschiedliche Netznamen zu geben und an dem einen vorhandenen PCB Stecker zu verbinden. Blöder Plan weil z.B. kein Prozessor dedizierte GND Pins für Core / IO hat. Also hätte man da schon einen "GND-Sternpunkt" -> wie sieht es z.B. bei einem Speicher aus der nur I/O Spannung hat, soll man sich die Mühe machen und seinen GND's und die seines Stütz-C's nur auf eine "GND_IO" kontaktieren? -> Bin zu der Meinung gelangt nur ein GND Netz zu führen und an jedem Bauteil GND Anschluss auf beide Lagen zu kontaktieren. Der Strom nach schnellen Flanken wird trotzdem nur aus der Kondensatorlage kommen, außerdem muß ich mir keine Sorgen um Ground Bounce machen. Ein Grund dagegen wären der nun gemeinsamen Rückleitpfad unterschiedlicher Schaltungsteile. Scheint mir aber bei einem kompakten Aufbau sowieso nicht beinflußbar, vollflächige Versorgung sollte hier reichen. Müßte eigentlich schon häufig gelöst worden sein, Meinungen? Danke! Gruß von Holger.
@ Falk
>> Passt so. Zwei GNDs sind unsinnig.
kommt drauf an, wenn auf den beiden Aussenlagen irgendwelche Impedanzen
sind ist sogar ein muss.
Gruss Uwe
@ Uwe, nicht unbedingt, angenommen "GND_IO" ist layer 7 und die Transmission lines sind auf layer 8 (bottom) dann wäre bis dahin erstmal keine unbedingte Notwendigkeit mit GND auf layer 2 zu verbinden. Gruß, Holger
Hallo holger_sha, ich befürchte, ich verstehe dich nicht ganz: wenn du irgendwo im Layout ein GND Via setzt, dann sind doch automatisch Lage 2 und Lage 7 miteinander verbunden, es sei denn, du verbietest es deiner CAD Software per Regel, macht aber hier keinen Sinn. Es gibt durchaus einen Grund, diese beiden GND-Lagen zu verbinden: Wenn du ein Signal, welches eine definierte Impedanz aufweisen soll, einen Lagenwechsel durchführen lässt, ist es wichtig, für den Rückstrom einen geeigneten Pfad vorzusehen. Das weißt du sicherlich. Wenn dieser aber räumlich gesehen woanders liegt (eben eine andere GND Lage), dann muss der Rückstrom undefinierte Umwege gehen. Das ist für die Signalintegrität nicht wirklich von Vorteil. Lange Rede kurzer Sinn: an jeder Stelle, wo ein Via einen Lagenwechsel macht sollte ein GND-Via in der Nähe sein. Mit Lagenwechsel meine ich den, wo z.B. ein Signal auf Top mit Referenz auf Lage 2 einen Wechsel auf Bottom macht - das Signal sieht eben nicht mehr seine ursprüngliche Referenzlage 2. Wird aber das Signal auf Lage 3 weitergeführt, so sieht es eben noch Lage 2 und das GND Via ist überflüssig. Grüsse Uwe
Hallo Uwe, stimmt alles was Du schreibst. Hab aber (.. fast ..) keine Impedanzkontrollierte Leitungen auf dem Board, deshalb hab ich das nicht berücksichtigt. Ansonsten genau wie von Dir beschrieben, ich hätte per Netztrennung verhindert das z.B. der GND vom SDRAM auf "GND_CORE" kontaktiert, sondern nur auf "GND_IO". Bin mir auch sicher das das Board dann funktionieren würde, die Frage ist ob der Aufwand gerechtfertigt ist oder vielleicht doch eine Notwendigkeit besteht die mir nicht bewußt ist. Vielleicht muß ich so fragen: Layerstack A: Betriebsspannungen auf 2-3 und 6-7, GND überall verbunden Layerstack B: Betriebsspannungen auf 2+4, GND auf 3 dazwischen und ein Hersteller vollbringt das Wunder das mit jeweils unter 100µm Abstand zu fertigen. Welcher Layerstack ist besser geeignet? -> wohl kein Unterschied, deshalb gibt es jetzt auch nur ein Netz GND. Danke für Deinen Beitrag. Gruß, Holger
Hallo Holger, >> die Frage ist ob der Aufwand gerechtfertigt ist oder >> vielleicht doch eine Notwendigkeit besteht die mir nicht bewußt ist. Kann man so leicht nicht beantworten. Wie hoch sind denn die Anforderungen an die Platine ? Ist EMV ein Thema ? Frag den Schaltungsentwickler nach kritischen Signalen, dies sollte er wissen und vor allem dich als Layouter wissen lassen ! >> Layerstack A: Betriebsspannungen auf 2-3 und 6-7, GND überall verbunden gefällt mir gut, wenn 2 und 7 GND Lagen sind und 3 und 6 Vcc Lagen. >> Layerstack B: Betriebsspannungen auf 2+4, GND auf 3 dazwischen und ein ist auch eine Option wenn dir die Signallagen "aussgehen" sollten. Vcc geht auch als Referenz, ist aber qualitativ nicht ganz so gut wie GND. >> und ein Hersteller vollbringt das Wunder das mit jeweils unter 100µm >> Abstand zu fertigen. Für 100µm Lagenabstand bedarf es keines Wunders. Das sollte Standart sein. (es sei denn, du hast 70µm Cu geplant ...) Seit geraumer Zeit wird auch mit 50µm Lagenabstand gefertigt. Gruss Uwe
Hi Uwe, war auf der SMT deshalb hats gedauert. Lagenabstand kleiner 100µ sind dann nicht (..schwierig..) machbar wenn Du es zweimal aufeinanderfolgend willst. Für zwei Betriebsspannungen willst Du ja zweimal Plattenkondensator. Um das mit einmal GND zu erreichen müßte der Stack: VCC1 (<100µ) GND (<100µ) VCC2 aufgebaut sein. z.B ein 65µ Kern gefolgt von einem 2116 Prepreg und das noch auf Innenlagen. Das ist kein Standard. Gruß von Holger
Hallo Holger, >> >> Das sollte Standart sein. Hm, mit dieser Formulierung ecke ich hier ständig an. Mit Standart meine ich, das dies mit Standart-Materialien gefertigt werden kann. Problemlos. >> Für zwei Betriebsspannungen willst Du ja zweimal Plattenkondensator. >> Um das mit einmal GND zu erreichen müßte der Stack: >> VCC1 (<100µ) GND (<100µ) VCC2 aufgebaut sein. Hier mal ein Beispiel-Stackup für deine 8 Lagen: Lage Type Name 1. Top Signal 1 100µm PP 2. i2 Vcc 1 100µm FR4 3. i3 GND 100µm PP 4 i4 Vcc 2 710µm FR4 5. i5 Signal 2 100µm PP 6. i6 Signal 3 100µm FR4 7. i7 GND 100µm PP 8. Bottom Signal 4 (100µm PP = 2 x 50µm Prepreg) Dies ist nix besonders und sollte jeder Leiterplattenhersteller hinbekommen, der eine Multilayer-Presse sein eigen nennt. (es soll welche ohne geben ...) Allerdings bin ich mir unsicher, ob sich hier wirklich 2 Plattenkondensatoren ausbilden: Es wird sich definitiv eine Kapazität aufbauen, diese wird aber qualitativ nicht so gut sein wie eine GND-Plane pro Vcc. Reines Bauchgefühl. Gruss Uwe
@ Uwe (Gast) >>> >> Das sollte Standart sein. >Hm, mit dieser Formulierung ecke ich hier ständig an. Mit Standart meine >ich, das dies mit Standart-Materialien gefertigt werden kann. >Problemlos. Nöö. Vor allem, weil es Standard heisst ;-) Ausserdem wurde schon endlos viele PCBs ohne 100u Zwischenlagen gebaut, und dort flitzen auch Gbit/s drüber. Man braucht vor allem Knoff Hoff, und nicht HighTec SchnickSchnack, um gute Sachen zu bauen. MfG Falk
Hallo Falk, ok, es schreibt sich Standard - ist angekommen. Ja, es wurden schon viele Platinen ohne 100µm Zwischenlagen gebaut. Willst du mir ernsthaft erzählen, das 100µm High Tech ist ?? Davon abgesehen bezieht sich mein Lagenaufbau auf die Spezifikation von Holger. Und der wollte/ braucht es so. Grüsse Uwe
Hallo, Bisschen viele Planes. Mal was von Splitt-Plane gehört? Also mehrere Versorgungen auf eine Plane. mfg Roger
@ Uwe (Gast)
>Willst du mir ernsthaft erzählen, das 100µm High Tech ist ??
Wenn es kein Standard ist, muss es ja HighTec Sein ;-)
MFG
Falk
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.