Hallo. Ich habe ein Problem mit LVDS und einem davor geschalteten DDR-FF. Daten ===== ISE 8.1.3 Virtex II , XC2V250-5 Bauform: FG256 Ich habe mein Projekt komplett minimiert. Wenn ich nur einen 4Bit Zähler erstelle und diesen direkt an die OBUFDS(LVDS) anschließe, habe ich keine Warnungen/Fehlermeldungen. erhöhe ich den Zähler auf 8Bit und schließe diesen an einem OFDDRRSE an(Clock 1 normal, Clock2 negiert von 1) und den Ausgang an dem OBUFDS bekomme ich beim mappen 4 mal folgende Meldung mit anderen Signalen: WARNING:Par:289 - The signal TxCLK has no driver. PAR will not attempt to route this signal. und beim erstellen der Programmierdatei diesen Fehler: ERROR:PhysDesignRules:10 - The network <TxCLK> is completely unrouted. Dieses Signal ist jenes, welches zwischen dem OFDDRRSE(DDR-FF) und dem OBUFDS(LVDS-Buffer) liegt. Dieser Fehler kommt denke ich daher, weil er durch die Warnung oben ja meine Signale gelöscht hat. Aber warum die Warnung? Das mit dem LVDS-Buffer scheint ja hinzuhauen, aber warum geht das nicht mit dem DDR-FF davor? Weiß da einer einen Rat. Ich wollte den anderen Thread nicht damit weiter vollspamen, deshalb ein neuer. Im Anhang das minimal Beispiel. John-Eric
Ahhh. Problem erkannt. Der OFDDRRSE hat schon einen Output-Buffer dranne, weswegen er den OBUFDS nicht mehr nimmt. Ein FDDRCPE als DDR-FF und es geht. Hier noch ein Link den ich dazu gefunden habe. http://forums.xilinx.com/xlnx/board/message?board.id=Spartan&thread.id=2215 Wunderbar, nun geht es. Gruß John-Eric Aber das Xilinx bei sowas so eine Meldung ausspuckt!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.