www.mikrocontroller.net

Forum: Platinen Eagle: Restrict-Bereich bei mehr als zwei Lagen


Autor: Christian J. (Gast)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
Hallo zusammen.

Ich erstelle gerade mit Eagle Pro 5.1 eine 4-lagige Platine.

Lagenaufbau:
Top -> Signal
Layer 2 -> VDD
Layer 3 -> GND
Bottom -> Signal

Gibt es eine Moeglichkeit bei Layer 2 und 3 ein Restrict Polygon zu 
erstellen?
Das Problem ist, ich habe in Layer 2 und 3 ganzflaechig ein Polygon 
erstellt (mit den Namen VDD und GND), jetzt muessen davon aber einzelne 
Bereiche gesperrt werden, d.h. es darf an den einzelnen stellen (auf 
allen 4 Lagen) kein Kupfer vorhanden sein.

Im Top und Bottom Layer wuerde man das mit tRestrict bzw. bRestrict 
Polygone realisieren, aber wie ist das bei den Layern dazwischen?
Gibt es hier eine aehnliche Moeglichkeit.


Danke und Gruss,
Christian

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Christian J. (Gast)

>Gibt es hier eine aehnliche Moeglichkeit.

Zeiche dort ein anderes Polygon mit einem anderen Namen und anderem 
RANK. Das verdrängt dann dein VCC/GND Polygon.

MfG
Falk

Autor: Christian J. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke fuer die Antwort.

Das Problem dabei ist aber, dass das neu Polynom zwar keine Verbindung 
zu GND/VDD hat aber trotzdem noch eine Kupferflaeche da ist.
Normalerweise waehre das ja egal, aber in meinem Layout ist ein HF-Teil 
mit einer Chip-Antenne drin und da wuerde die nicht verbundene 
Leiterflaeche doch noch ziemlich stoeren.

Es gibt in Eagle ja die Moeglichkeit selbst Layer zu erstellen.
Kann man vielleicht irgendwie selbst ein Layer wie tRestrict/bRestrict 
erstellen nur eben auf die jeweilige Lage bezogen?

Gruss
Christian

Autor: Marco G. (stan)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Zeichne deine GND- und VCC-Ebenen aus mehreren überlappenden Polygonen 
(zB 2 L-förmige), die gewünschte Fläche bleibt leer.

Autor: Christian J. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi Marco,

danke für den Tipp.
Ist zwar um einiges mehr Aufwand, da ich mehrere freie Flächen habe, 
aber mir wird dann wohl nichts anderes übrig bleiben.
Schade das es keine andere Möglichkeit gibt.

Danke und Gruß,
Christian

Autor: Christian J. (Gast)
Datum:

Bewertung
2 lesenswert
nicht lesenswert
Falls es noch jemanden interessiert.
Nach Anfrage diesbezueglich bei Cadsoft habe ich folgende 
Loesungsvorschlaege erhalten:


Für die Innenlagen gibt es keine speziellen Restrict-Layer, wie das für 
Top- und Bottom-Layer der Fall ist.
Sie könnten bei einfacher Geometrie das Polygon einfach so zeichnen, 
dass der freie Bereich nicht gefüllt wird, oder die Kupferfläche aus 
mehreren einfachen Polygonen, die auch überlappen dürfen, zusammen 
setzen.
Ist die Geometrie des freizuhaltenden Bereiches komplizierter, kann man 
mit WIRE und ganz feiner Linienstärke (zum Beispiel 0.01mm) die Kontur 
der freizuhaltenden Fläche zeichnen. Das Polygon hält zu dieser Linie 
einen Mindestabstand ein und, wenn der Parameter ORPHANS = off gesetzt 
ist, wird auch innerhalb des Wires keine Kupferfläche entstehen.

Was auch noch machbar wäre:
Sie zeichnen ein Polygon in dem Bereich der frei gehalten werden soll 
und geben diesem Polygon den Rank 1, alle an deren Polygone in diesem 
Layer müssen einen höheren Rank haben (z.B. 2). Somit werden alle 
Polygone von dem "Freihalte-Polygon" verdrängt. Prüfen Sie den Namen des 
Polygons und legen Sie irgendwo im Layout, an eine Stelle, die das 
Polygon nicht erreichen kann, einen Wire mit diesem Namen. Wenn das 
Polygon die Eigenschaft Orphans = Off hat, kann es nicht berechnet 
werden und die Fläche bleibt frei. Es wird zwar die Umrißlinie des 
Polygons im Layout-Editor angezeigt, bei der Datenausgabe über den 
CAM-Prozessor erscheint diese Linie nicht.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.