www.mikrocontroller.net

Forum: FPGA, VHDL & Co. DCMs am Basys Board


Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe eine Frage zu dem DCMs im XC3S100E im TQ144 Package.
Im UG331 
http://www.xilinx.com/support/documentation/user_g...  steht 
auf S.80, dass die Inputpins fuer die zwei DCMs feste vorgegeben sind. 
Heisst das im Umkehrschluss, dass wenn ich jetzt aber externe Clocks auf 
den Pins P54 und P53 anliegen habe, ich diese nicht an die DCMs 
weitergeben kann?

Das wundert mich ein bisschen weil auf dem BASYS Board von Digilent sind 
die Anschluesse genau so gelegt.

Ist das Layout misst oder kann ich die Clock trotzdem an die DCMs 
leiten?

MfG
Carsten

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Ist das Layout misst
Hmmmm...

> oder kann ich die Clock trotzdem an die DCMs leiten?
Ja, mit etwas mehr Skew geht das:
The recommended input path to a DCM’s CLKIN input is via one of 
the four global buffer inputs (IBUFG) along the same half of the device. 
Using the IBUFG path, the delay from the pad, through the global buffer, 
to the DCM is eliminated from the deskewed output. Other paths 
are possible, however, as shown in Table 3-22. 
Also Tabelle 3-22 auf Seite 100 anschauen...

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> > Ist das Layout misst
> Hmmmm...
Jaja, zu schnell getippt :)


Danke dir fuer die Antwort.

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das geht, aber da kommt dann diese Meldung:

Place:1013 - A clock IOB / DCM component pair have been found that are 
not placed at an optimal clock IOB / DCM site pair.  The clock component 
<Inst_DCM40/DCM_SP_INST> is placed at site <DCM_X1Y3>.  The clock IO/DCM 
site can be paired if they are placed/locked in the same quadrant.  The 
IO component <BusCLK_IN> is placed at site <N9>.  This will not allow 
the use of the fast path between the IO and the Clock buffer. This is 
normally an ERROR but the CLOCK_DEDICATED_ROUTE constraint was applied 
on COMP.PIN <BusCLK_IN.PAD> allowing your design to continue. This 
constraint disables all clock placer rules related to the specified 
COMP.PIN. The use of this override is highly discouraged as it may lead 
to very poor timing results. It is recommended that this error condition 
be corrected in the design.

Aber der 11.1 ist das ein Error, da hört der erst mal auf. Muss man in 
der ucf das CLOCK_DEDICATED_ROUTE auf false setzen für das Signal.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.