Forum: FPGA, VHDL & Co. distributed ram statt blockram, altera cyclone 3


von Timo G. (fpgaler)


Lesenswert?

Hi,
kann ich in für ienen Cyclone 3 Quartus anweisen für einen FIFO 
distributed ram statt dei M9K-Blöcke zu verwenden?

Ich benutze einen UART von opencores mit 16 Byte Fifo. Quartus verbrät 
dafür jedesmal einen ganzen M9K-Block. Ich kann jeden Block für mein 
Onchip-Ram gebrauchen...

von Antti (Gast)


Lesenswert?

bei xilinx gibt synthesis directives dafur, sollte was ahnliches fur 
altera auch moglich sein

Antti

von tobi (Gast)


Lesenswert?

Vielleicht mit: Implement FIFO with Logic Cells only !?! Letzte 
Karteikarte - Megawizard PlugIn Manager

von Timo G. (fpgaler)


Lesenswert?

Ja mit dem magafunction wizard geht das netürlich. die fifos werden im 
code allerdings als ram direkt instatiert, in verilog, um 
herstellerunabhängig zu sein.

wahrscheinlich werd ich das auf einen altera fifo umbauen...

von Antti (Gast)


Lesenswert?

hm...

reg [0:7] my_ram[0:63] /* synthesis ramstyle = "M512" */;

aber ist illegal nicht block ram zu sagen, kann nur sagen
welches block ram

aber mach default auto off :)
und enable wo notwengig
dann macht quartus selber keine brams...

Antti

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.