www.mikrocontroller.net

Forum: Platinen Prepreg bei Multilayer Platinen


Autor: giggi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo, ich habe eine Frage bezüglich Prepreg bei Multilayer Platinen auf 
die ich bis jetzt leider keine Antwort gefunden habe. Der Prepreg 
besteht aus Harz und Glasfaser und wird auch so in den meisten Fäller 
verwendet. Warum nimmt man eigentlich bei Prepreg nicht z.B. FR4? Danke.

Autor: Uwe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Tach Giggi,

das Material bei FR4 und den Prepregs ist daselbe. Der Unterschied 
besteht nur im Mischungsverhältniss von Glassgewebe zum Harzanteil.
Der Harzanteil ist bei Prepregs grösser, da die ja zwei Lagen 
miteinander verbinden sollen.

Gruss Uwe

Autor: gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Prepregs sind weich und biegsam, Cores sind hart. Prepregs sind quasi 
der Klebstoff für die Cores.

Autor: giggi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ja, aber wie ist es dann im Falle, dass ich eben einen Prepreg FR4 haben 
möchte um epsilon(r) zu vergrössen und somit die Kapazität zwischen 
Cores zu veringern, geht das überhaupt?

Autor: Uwe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ giggi,

wenn du ein möglichst kleines epsilon r haben willst benötigst du im 
Zweifel ein anderes Material. FR4 hat i.d.R. einen Wert zwischen 4.3 und 
4.8. Kleiner wird es bei z.B. CE (Cyanatester mit Quarzglas), da liegt 
man ungefähr bei 3.6. Oder mit PTFE (Polytetrafluräthylen), hier sind es 
etwa 2.2 (geht bis ca. 10.2, je nach Typ und Hersteller) - diese 
Materialien sind allerdings "etwas" teurer als FR4.

Was hast du denn vor ? Irgendwelche Impedanzen ??

Gruss Uwe

Autor: giggi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank für die Antworten, die waren sehr hilfreich. Also ich muss 
ein Redesign einer wirklich pingeligen Schaltung machen. Naja es ist 
eine 14 Lagen Platine und wie man sich auch gut vorstellen kann 
beeinflussen sich einige Leiterbahnen gegenseitig, sodass ziemlich 
extreme und ungewollte HF Koppler + sonstiger EMV-Mist entstehen. Der 
Entwickler vor mir hat wohl so einiges nicht beachtet.

Autor: Uwe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ giggi,

also mit "edlem" Material allein ist es nicht getan.

> Naja es ist eine 14 Lagen Platine und wie man sich auch gut vorstellen
> kann beeinflussen sich einige Leiterbahnen gegenseitig, sodass ziemlich
> extreme und ungewollte HF Koppler + sonstiger EMV-Mist entstehen.

Das hat mit den 14 Lagen erstmal nicht viel zu tun. HF Koppler (meinst 
du etwa Crosstalk ?) enstehen auch innerhalb der ein und selben Lage 
durch z.B. zu dicht verlegte Leiterzüge oder sensitive analoge Signale 
liegen neben einer digitale Clock Leitung etc., Störungen in der 
Stromversorgung können durch ungeschickte/s Platzierung/ Layout enstehen 
( gibt es irgendwelche Schaltregler im Design ?) - die Liste ist lang.

Einen Blick sollte man auch auf den Lagen-Aufbau richten - hier kann man 
eine Menge Fehler machen.

Kannst du uns deinen Lagenaufbau zeigen ??

Gruss Uwe

Autor: giggi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich danke nochmal für deine Antworten, diese sind wirklich viel Wert. 
Ich muss dazu sagen, dass ich mich als HF Ing. schon sehr gut auskenne 
(nicht böse gemeint). Ich kann jedoch aus Firmengründen nicht wirklich 
darüber reden, jedoch wirklich danke für deine Hilfsbereitschaft. Der 
Punkt mit dem ich mich bis jetzt nicht auseinnander gesetzt hatte ist 
der Prepreg.
Uwe bist du HFler?

Autor: Uwe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Ich kann jedoch aus Firmengründen nicht wirklich darüber reden, ...

Kein Problem - das ahnte ich bereits :)


Uwe bist du HFler?

Naja, die eine oder andere Erfahrung mit der HF (mehr im Sinne von High 
Speed Designs als die klassische HF) habe ich schon machen dürfen.



Gruss Uwe

Autor: Reinhard Kern (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
giggi schrieb:
> ja, aber wie ist es dann im Falle, dass ich eben einen Prepreg FR4 haben
> möchte um epsilon(r) zu vergrössen und somit die Kapazität zwischen
> Cores zu veringern, geht das überhaupt?

Hallo,

das geht eigentlich nicht - in einem FR4 Layerstack ist Epsilon 
konstant, wäre das anders, würden 90% aller Impedanzberechnungen nicht 
mehr stimmen. Und selbst wenn es ginge, wäre der Effekt zu gering um von 
Interesse zu sein, ausser eben als Fehler.

FR4 ist in der Regel ein System aus Cores und Prepregs, die aufeinander 
abgestimmt sind, und die Hersteller geben auch nur einheitliche Daten an 
(die gelten für Cores und fertig verpresste Prepregs). Aufgrund der 
Normung kann man aber auch Cores und Prepregs verschiedener Hersteller 
kombinieren, sonst würde das Material nicht als FR4 gelistet.

Zu deiner Frage: wenn du eine FR4 Leiterplatte hast, sind auch FR4 
Prepregs drin. Was anderes macht keinen Sinn oder ist eine sehr 
exotische Sonderkonstruktion.

Das einzige was du tun kannst ist eine Groundplane einzufügen, aber dann 
müssen alle Impedanzen und Crosstalks neu berechnet werden, und in der 
Folge ergeben sich andere Leiterbahnbreiten. Das kommt einem neuen 
Layout nahe.

Gruss Reinhard

Autor: oha (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich denke das ist mit einem anderen Layout machbar. Es gibt uebrigens 
Simulationsprogramme, die Kopplungen rechnen koennen. Der Altium 
Designer setzt ein paar Regeln ein, waehrend CST PCB Studio effektiv den 
Maxwell durchrechnet. Wenn das Budget das ist wuerd ich das CST PCB 
Studio nehmen.

Autor: Michael X. (Firma: vyuxc) (der-michl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich würde beim neurouten 'Brain 1.0' nehmen. Und vielleicht jemanden zu 
rate ziehen der sowas kann. Vorteil: Man lernt selber dabei viel und 
vertraut nicht irgendeiner Simulation.

Autor: oha (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sich Muehe geben ist nartuerlich ein Anfang. Es gibt eine gewisse 
Komplexitaet und Dichte, die kriegt man mit Ueberlegen hin. Dann kann 
man noch ein paar Regeln aus irgendwelchen Gruenden verletzen und die 
Kopplung ist hoeher als vorgesehen. An irgendeiner Stelle kann man dann 
iterativ verbessern, vorausgesetzt man die Zeit und das Geld auf einen 
14 lagigen Multilayer zu warten. Dann ist eine Simulation zeit- und 
geldsparend. Waehrend eine regelbasierte Simulation wie zB in Altium 
Designer immer von ganzen Planes ausgeht, kann eine richtige Simulation 
auch mit unvollstaendigen und unterbrochenen Planes ausgehen.

Autor: Uwe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Reinhard,

> in einem FR4 Layerstack ist Epsilon konstant,...

Ja, normalerweise. Ich kann bei Bedarf aber Material mit einem anderen 
Epsilon r verbauen. Ein Mix aus FR4 und anderen Materialien ist auch 
machbar (und wird auch gemacht) - aber eben teuer (i.d.R. ein 
Sonderablauf in der Fertigung)

> ... wäre das anders, würden 90% aller Impedanzberechnungen nicht mehr
> stimmen.

Das dies bei der Impedanzberechnung berücksichtigt werden muss, sollte 
klar sein.

> Was anderes macht keinen Sinn oder ist eine sehr exotische
> Sonderkonstruktion.

Naja, in der HF-Welt gehts zuweilen auch sonderbar zu - allein das 
Vorhandensein solcher Materialien zeigt doch, das es Bedarf gibt. Es 
gibt Basismaterialhersteller, die sich zu grossen Teilen fast nur mit 
dieser Thematik befassen (Rogers).

Gruss Uwe

Autor: Reinhard Kern (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Uwe,

als LP-Hersteller sind mir auch schon die verrücktesten Sachen 
untergekommen, aber einen Punkt sollte man nicht übersehen: ein 
Sonderaufbau kostet nicht nur sofort Geld, sondern in der Serie für 
immer und ewig - das Layout zu verbessern, um Störungen zu eliminieren, 
kostet nur einmal. Die Empfehlung sollte daher klar sein, jedenfalls 
wenn man mehr als ein paar Stück braucht. Dann lohnt es sich auch, einen 
professionellen Layouter mit der Aufgabe zu betrauen, der Unterschied zu 
einem Feierabend-Gelegenheits-Arbeiter kann garnicht so gross sein - 
auch wenn in der Fa. jemand sagt, "Hallo Chef, das mach ich zuhause mit 
Eagle ganz billig".

Gruss Reinhard

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.