www.mikrocontroller.net

Forum: Platinen [Eagle DRC] Grund für "Clearance" Fehlermeldung


Autor: Mille (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

habe nun meine Platine im Eagle fertig und den DRC durchgelaufen.
Habe 640 Fehler, wobei die meisten "Clearance Errors" bei den Via's sind 
und ich das nicht ganz verstehe:
Ich habe bei allen Bausteinen, die eine Ground-Fläche zur Kühlung auf 
der Rückseite haben, auf dem gegenüberliegenden Außenlayer eine 
entsprechend gleiche Fläche mit dem Polygon-Befehl gezeichnet und dann 
mit zahlreichen Via's durchkontaktiert. Nur zeigt der DRC mir bei allen 
diesen Durchkontaktierungen einen "Clearance" Fehler an, obwohl beide 
Flächen sowie alle Via's zum gleichen Signal gehören und Eagle sie auch 
richtig verbindet und nicht ausspart nach dem "Ratsnest" Befehl.

- Kann das daran liegen, dass diese Massefläche zur Kühlung in der 
Library als "Pad" gezeichnet würde und man keinen Durchkontaktierungen 
im Pad setzen kann?

- Kann man auftretende Fehler, die man quasi akzeptiert, ausblenden? 
Ansonsten ist's relativ unübersichtlich mit der Fehlerauswertung beim 
DRC.

LG Mille

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Mille (Gast)

>- Kann das daran liegen, dass diese Massefläche zur Kühlung in der
>Library als "Pad" gezeichnet würde und man keinen Durchkontaktierungen
>im Pad setzen kann?

Ja.

>- Kann man auftretende Fehler, die man quasi akzeptiert, ausblenden?

AFAIK nein.

MFG
Falk

Autor: Georg A. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> AFAIK nein.

Doch. Zumindest in 5.6 gehts. Und ich finde das recht sinnvoll... 
"Vertrauen Sie mir, ich weiss was ich tue" ;-)

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
AUTSCH

;-)
Ich hab noch die 4.16, reicht für meine Zwecke.

Autor: J.K. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die Antworten...

Ich verwende auch 4.16... ohne das man die Fehler individuell ausblenden 
kann ist's schon relativ unübersichtlich Schritt für Schritt die Fehler 
im DRC durchzugehen.

Wie macht man das in der 5.6 Version? Gibts da in dem Fehlerfenster nach 
dem DRC ne Option zum Ausblenden? Werde mal in 4.16 nach sowas suchen...

- ist dem Leiterplattenhersteller eigentlich die Fehler im DRC egal bzw. 
sieht der da irgendwas?

lg mille

Autor: Ulrich Trettner (ullerich)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,



> Wie macht man das in der 5.6 Version? Gibts da in dem Fehlerfenster nach
> dem DRC ne Option zum Ausblenden? Werde mal in 4.16 nach sowas suchen...

Da kannst du Fehler billigen. Probier mal die Freeware, dann siehst du 
es.



> - ist dem Leiterplattenhersteller eigentlich die Fehler im DRC egal bzw.
> sieht der da irgendwas?
Das hängt davon ab. Ein Hersteller interessiert sich nicht für den DRC 
vom Adler, er hat nur Interesse daran, daß sein Fertigungsprozeß keine 
Zicken macht. Er wird die Gerber Daten auf Einhaltung der 
Fertigungstoleranzen seiner Fertigung prüfen.

Soll heißen:
Im Normalfall wird er das fertigen, was du ihm vorgibst. Es ist nicht 
sein Job, deine Gedanken zu lesen. Machst du grobe Schnitzer, wird er 
dich warnen, weil er die Platine nicht fertigen kann. Aber ob das 
Endprodukt auch wirklich dem entspricht, was du erwartest, steht auf 
einem ganz anderen Blatt.

Ulrich

Autor: James (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Verwende noch den 4.09-Adler, aber ich vermute daß die
Fehlermeldung egen der Vias im SMD-Pads erscheint. Ist
schon verständlich, denn im Pad kann ein Via bedeuten daß
das Zinn "durchs Via abhaut", was auch nicht so toll ist.
Frag doch einfach mal beim LP-Hersteller wie er mit den
Fehlermeldungen vom Adler umgeht und vermerke welche er
ignorieren muß.

Gruß

James

Autor: Michael G. (linuxgeek) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falk Brunner schrieb:

>>- Kann man auftretende Fehler, die man quasi akzeptiert, ausblenden?
>
> AFAIK nein.

Ja, in 5.6, teilweise. Aber es gibt Fehler, die kann man zwar abnicken, 
die werden aber bei jedem Oeffnen des Layouts dann wieder reaktiviert, 
so dass es dort nichts bringt. Etwas konfus und ohne eine erkennbare 
Logik.

Autor: Jens G. (jensig)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der LP-Hersteller wird sich vermutlich kaum um solche Fehler kümmern, 
wenn es nicht gerade fertigungstechnische Gründe gibt. Der wird also 
kaum einen DRC machen.
Jedenfalls wurde meine letzte Platine anstandslos trotz seitenweiser 
Clearance-Fehler gemacht - der Hersteller muß ja nicht wissen, ob das 
nun ein Pad oder eine normale Massefläche ist. Das ist für die Fertigung 
vollkommen wurscht.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.