www.mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik 96 kHz Taktaufbereitung, wie?


Autor: Matthias G. (mgottke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

ich habe eine Schaltungstechnisches Problem:
Von einer externen Taktquelle (immer 96 kHz) kommt ein Takt der 
geringfügig jittert und kein exaktes Dutycycle von 50:50 aufweist. Ich 
benötige aber einen möglichst jitterfreien Takt mit einem exakten 
Dutycycle von 50:50. Der Dutycycle darf maximal um 0,25% (enspricht ca. 
25ns) abweichen.

Hat jemand eine Idee, wie ich das mit möglichst geringem 
Schaltungsaufwand lösen kann? Programmierbare Logik (FPGA) steht nicht 
zur Verfügung. Von einem µC kann aber problemlos ein "fast" beliebiger 
Takt erzeugt werden, wenn das zur Lösung dieses Problems helfen sollte.

Danke schon mal.
Matthias

Autor: roffez (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Lass mich raten, Audioanwendung?

Autor: Matthias G. (mgottke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
roffez schrieb:
> Lass mich raten, Audioanwendung?

Nein, falsch geraten, aber ein Audio-ADC. Es müssen eben mehrere Geräte 
exakt synchronisiert werden.

Autor: Yago Shep (yago)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Flipflop mit sinkendem / steigendem Clock Schalten lassen -> 48kHz 
FlipFlop mit sinkendem und steigendem Clock -> 96kHz

Autor: Matthias G. (mgottke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Yago Shep schrieb:
> Flipflop mit sinkendem / steigendem Clock Schalten lassen -> 48kHz
> FlipFlop mit sinkendem und steigendem Clock -> 96kHz

Wie soll das gehen? Die Frequenzverdopplung mit einem zweiten FF kann 
nicht gehen. Mit sinkender und steigender Flanke bleibt der Takt maximal 
gleich. Abgesehen davon bleibt dann immer noch der Jitter am ersten FF 
von steigender zu steigender Flanke.

Autor: Yago Shep (yago)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Stimmt sorry, habe nen Denkfehler gemacht.
Aber der Jitter sollte eigentlich weg sein, solange die Grundfrequenz 
stimmt und nur der Duty Cicle falsch ist, jedoch halt mit halber 
Frequenz.

Ausserdem 25ns sind doch recht kurz, reicht da noch ein Quarz?

Edit: z.B. der von Farnell 
http://de.farnell.com/iqd-frequency-products/lf-a1...
und dann noch durch 6 teilen. Ka ob der dann noch genau genug ist...

Autor: Fabian B. (fabs)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Aber der Tipp mit Audio war schon nicht schlecht.
Such mal nach reclocking-Schaltungen aus dem High-End-Audio Bereich. Da 
wird typischerweise eine PLL mit VCXO verwendet.

Gruß
Fabian

Autor: Matthias G. (mgottke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Yago Shep schrieb:
> Ausserdem 25ns sind doch recht kurz, reicht da noch ein Quarz?

Der Quarz ist nicht das Problem. Mit einem entsprechenden Teiler bekommt 
man den Dutycycle und den Jitter problemlos hin. Das Problem besteht 
aber darin, dass jeder Quarz zueinander nicht exakt die gleiche Frequenz 
hat, sondern geringfügig abweicht. So laufen die Takte dann auseinander. 
Aber das genau darf nicht sein. Deshalb muss der Takt, welcher von einem 
anderen Gerät kommt, auch wieder aufbereitet werden. Das beinhaltet die 
Phasenlage, was nicht das Problem ist, den Jitter an jeder Flanke und 
den Dutycycle.

Autor: Matthias G. (mgottke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Fabian B. schrieb:
> Such mal nach reclocking-Schaltungen aus dem High-End-Audio Bereich. Da
> wird typischerweise eine PLL mit VCXO verwendet.

@ Fabian,
habe ich versucht, bin aber nicht fündig geworden. Kannst Du mir da 
einen Tip geben?

Autor: Uwe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi!
HCT4046 eventuell??

Viel Erfolg, Uwe

Autor: Wolfgang M. (womai)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Einen PLL auf das 96kHz-Signal synchronisieren; Mutliplikationsfaktor 2 
(d.h. der VCO im PLL erzeugt 192 kHz, das wird durch 2 dividiert und der 
Charge Pump zugefuehrt). Das durch 2 geteilte Signal hat dann 
automatisch einen sauberen 50%-Duty Cycle (ausser Du verwendest 
Logikgatter mit start asymmetrischen Anstiegs/Abfallzeiten, aber 25ns 
Asymmetrie sollte a.B. bei 74HC-Bauteilen niemals auftreten). Wenn Du 
den Loop-Filter (Tiefpass) des PLL entsprechend niederfrequent 
ausfuehrst, filtert der PLL allen hoeherfrequenten Jitter des 
Einganssignals weg, was Dein zweites Problem loest.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.