hallo,
ich probiere gerade ein wenig mit diesem code rum:
1 | architecture pllrtl of pll is
|
2 |
|
3 | signal D, Dd, Da, Q, Foo : std_logic;
|
4 | signal cnt : integer range 0 to 66000000 := 0;
|
5 |
|
6 | begin
|
7 |
|
8 | Dd <= not(Q);
|
9 | Da <= not(Dd);
|
10 | D <= not(Da);
|
11 | Foo <= D xnor clk;
|
12 |
|
13 | process (Foo)
|
14 | begin
|
15 | if rising_edge(Foo) then
|
16 | Q <= D;
|
17 | end if;
|
18 | end process;
|
19 |
|
20 | .......
|
21 |
|
22 | end pllrtl;
|
habe mal einen "frequenzverdoppeler" gebaut. funktioniert auch alles
wunderbar. wie ihr seht hab ich oben ein paar inverter eingebaut die ja
vom synthesetool wegoptimiert werden. wie kann ich dem synthesetool
sagen das der die signale lassen soll?
leider find ich grad keine passenden attributes dafür.
verwende lattice ispLever7.2 Synplify MachXO 256
mfg
Andi