Hi Leute,
kann mir jemand bei folgendem Problem helfen?
Hab folgendes package:
1 | package pkg_test is
|
2 |
|
3 | constant cChannels : integer;
|
4 | constant cChanLog : integer;
|
5 |
|
6 | function f_log( Input : integer) return integer;
|
7 |
|
8 | end package pkg_test
|
9 |
|
10 | package body pkg_test is
|
11 |
|
12 | function f_log( Input : integer) return integer is
|
13 | ...
|
14 | end funtion f_log;
|
15 |
|
16 | constant cChannels : integer := 8;
|
17 | constant cChanLog : integer := f_log(cChannels );
|
18 |
|
19 | type type_test is array(natural range <>) of std_logic_vector(cChanLog downto 0);
|
20 |
|
21 | end package_body pkg_test;
|
In der Simulation ist das kein Problem. Sobald ich jedoch in der
Synthese das Package einbinde und "type_test" in der Port-Deklaration
meines Modules verwende, erhalte ich die Fehlermeldung: "type_test" is
not declared
Wie löse ich diesen Spagat ?
Danke, Olaf_fpga