Hallo Ram,
ich habe es mal so wie von dir beschrieben nachgebaut, leider keine
Veränderung.
1 | SPI_CS_SRAM();
|
2 | WriteSPI(0x01);
|
3 | WriteSPI(0x42);
|
4 | SPI_CS_None();
|
5 |
|
6 | SPI_CS_SRAM();
|
7 | WriteSPI(0x02);
|
8 | WriteSPI(0x00);
|
9 | WriteSPI(0x00);
|
10 | WriteSPI(0xAA);
|
11 | SPI_CS_None();
|
12 |
|
13 | test = ReadSRAM(0x05);
|
1 | byte ReadSRAM(byte Address) {
|
2 | PORTDbits.RD0 = 1;
|
3 | SPI_CS_SRAM();
|
4 | WriteSPI(0x03);
|
5 | WriteSPI(0x00);
|
6 | WriteSPI(0x00);
|
7 | WriteSPI(0xFF);
|
8 | SPI_CS_None();
|
9 | return SSPBUF;
|
ich kann
nicht senden, da das SPI Register nur 8Bit groß ist.
Wieso sendest du nach der STATUS Register Write Introduction 01 eine 42.
Die 4 verstehe ich, das ist der Sequential mode aber die 2 müsste doch
entweder eine 0 oder 1 sein. Je nach dem ob Hold enable oder disable.
Im Datenblatt steht: Bits 1 through 5 are reserved and should always be
set
to ‘0’.