www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Spartan Clock Distribution Network


Autor: Manuel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!

Beim z.B. Spartan gibt es ja diese Clock-Distribution-Network. Das man 
hier an die beschriebenen IO's die externen Clock-Signale entsprechend 
einspeist ist mir soweit klar. Wenn ich jetzt aber eine Clock erzeugen 
will, sind diese IO's dann auch zu verwenden? Oder kann ich einen 
Clock-Ausgang beliebig wählen?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Oder kann ich einen Clock-Ausgang beliebig wählen?
Einen Clock-Ausgang wofür?
SPI, I²C? Das sind dann eigentlich keine "Takte" im Sinne des 
FPGA-Takts, sondern einfach irgendwelche Signale, die Clock heißen...

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ausgangs-Pins für Clocks sind prinzipiell egal. Wenn du allerdings einen 
Takt direkt aus dem internen Clock-Netzwerk nach außen geben willst 
(Clock Forwarding), dann empfiehlt Xilinx, dafür ein DDR-FlipFlop zu 
nutzen. Wenn du das nicht machst, muss dieser Takt über normale 
Verbindungen geroutet werden, was die maximale Geschwindigkeit des 
Designs herabsetzen kann.

Autor: Manuel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Soll ein Takt für einen ADC sein. Max. 100Mhz. Das mit dem DDR-FlipFlop 
ist schonmal ein guter Ansatz! Vielen Dank!

Autor: Marcus W (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
100 MHz ist da aber evtl. schon nicht mehr so ganz intuitiv 
realisierbar.

Nutzt du die DDR-FFs, dann musst du den Takt auf der fallenden Flanke 
ausgeben und mit der steigenden Flanke die ADC-Werte einlesen. Bedeutet 
in 5ns muss das Signal drin sein. Hierfür wirst du wahrscheinlich die 
IO-FFs benutzen müssen und je nach Design (bzw. Ziel der ADC Signale) 
muss dahinter evtl. noch ein FF um das Timing etwas zu entschärfen - 
ergibt aber einen Takt Verzögerung.
Auf alle Fälle Timing Constraints (OFFSET OUT <= 5ns - je nach ADC 
spec.) setzen.

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ist das ein ADC, der DDR-Ausgänge hat? Bei 100MHz ist das eher unüblich. 
Das ODDR, was ich meine, dient nur zum Clock-Forwarding. Einlesen geht 
dann bei einem ADC ohne DDR ganz normal, über IFF wenn nötig.

Autor: Marcus W (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ach mist, ich war gerade gedanklich beim DAC, wenn du nur ADC Werte 
einliest ist das nicht so kritisch.

(Mit 100 MHz Daten und Takt auszugeben ist da schon schwieriger.)

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wobei es ziemlich ungeschickt ist, den ADC Takt aus einem DCM zu 
generieren. Der Jitter bringt die jede Menge digitales Rauschen rein. 
Das macht man nicht, wenn man genau messen will. Gut, bei einem 8 Bit 
ADC machts nicht viel aus, aber bei höheren Auflösungen schon.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.