Systemclk diff. Eingänge wie einbinden?

[Igor (Gast)]

Hallo,

ich hoffe das jemand mir vielleicht mit einem Beispiel helfen könnte.

Ich habe in meinem Design eine USERCLK verwendet auf der ein 27 MHZ 
Quarz -Takt sitzt. Da es ein Single Ausgang ist ,war es auch kein 
Problem über die Constraint file zu verwenden. So ich habe auf meinem 
Board Spartan 6 SP 601 ein 200 MHZ Systemclk die ich jetzt anstelle für 
die 27 MHZ verwenden will. Das Problem ist das es diff. Ausgänge hat und 
nicht weiß was ich mit dem UCF

( NET "SYSCLK_N" LOC = "K16";
 NET "SYSCLK_P" LOC = "K15";)

Ich möchte diese aber genauso wie meine USERCLK verwenden. Ich habe 
gelesen das es eine Primitive in den Template gibt, verstehe es aber 
nicht so ganz wie ich was machen muss. Hier mal ein Beispiel wie ich es 
jetzt mache für die USERCLK


-- USERCLK

UCF Location Constraints:

NET "MEINECLK" LOC = "V10";

entity TEST is

MEINECLK : in std_logic;

end TEST;

architecture Behavioral of TEST is

process (MEINECLK)

if falling_edge (CLK) then

usw.

Ich bräuchte aber die 200 MHZ und möchte Sie genau so wie oben 
verwenden. Kann mir jemand anhang des Beispiels oben kurz beschreiben 
was ich vorher machen muss um die 200 MHZ genau so zu verwenden wie 
oben? Ich wäre euch echt sehr dankbar!!!



Gruß


Igor

[Igor (Gast)]

Sorry hat sich erledigt, hab jetzt ein gutes Beispiel gefunden :)


Danke