Ich habe eine 2seitige Platine entworfen, die auf der Unterseite Lötpads hat. Mitten in dieses Lötpad hab ich ein Via gesetzt, um das Signal an die Oberseite zu bringen. Nun meckert Eagle beim DRU bei jedem Via rum das es einen Overlap-Fehler sieht. Was mag Eagle daran nicht? Wie kann ich den Fehler beseitigen? :)
> Was mag Eagle daran nicht? Du magst es nicht, und du hast es EAGLE in den Design-Rules gesagt. > Wie kann ich den Fehler beseitigen? :) Lösung 1: mache keine Vias in Pads. Lösung 2: schalte den Overlap-Check aus :-o > Was mag Eagle daran nicht? Ein "normaler" Fertiger mag das auch nicht, denn bei SMD-Bauteilen fließt das Lötzinn, das auf dem Pad für das Bauteil vorgesehen ist, in das Via. Als Tipp: Sieh dir an, wie andere sowas machen.
Lothar Miller schrieb: >> Was mag Eagle daran nicht? > Du magst es nicht, und du hast es EAGLE in den Design-Rules gesagt. Ich nutze die Design-Rules von PCB-Pool. >> Wie kann ich den Fehler beseitigen? :) > Lösung 1: mache keine Vias in Pads. Mh, ich mach quasi ne neuere Version einer Platine, und in der "alten" Version ist das auch so gelöst, also sollte es machbar sein :) >> Was mag Eagle daran nicht? > Ein "normaler" Fertiger mag das auch nicht, denn bei SMD-Bauteilen > fließt das Lötzinn, das auf dem Pad für das Bauteil vorgesehen ist, in > das Via. Das Pad dient nicht zum Bestücken mit Bauteilen, sondern ist Teil einer Lötbrücke. > Als Tipp: Sieh dir an, wie andere sowas machen. Gerne, nur wo?
Reinhard S. schrieb: > > Das Pad dient nicht zum Bestücken mit Bauteilen, sondern ist Teil einer > Lötbrücke. Wenn das Pad sowieso nicht zum Anlöten von Bauteilen benötigt wird, kannst du stattdessen auch ein "Through Hole Pad" aus der Wirepad-Bibliothek benutzen, das macht es deutlich einfacher (falls ich das Problem jetzt nicht falsch verstanden habe).
Antal 377 schrieb: > Reinhard S. schrieb: >> >> Das Pad dient nicht zum Bestücken mit Bauteilen, sondern ist Teil einer >> Lötbrücke. > > Wenn das Pad sowieso nicht zum Anlöten von Bauteilen benötigt wird, > kannst du stattdessen auch ein "Through Hole Pad" aus der > Wirepad-Bibliothek benutzen, das macht es deutlich einfacher (falls ich > das Problem jetzt nicht falsch verstanden habe). Ist auch eine Möglichkeit, allerdings braucht das eben auf beiden Seiten den kompletten Platz. Mit der Via-Methode brauch ich auf der einen Seite den Platz für mein Lötpad und auf der anderen eben nur den für ein Via.
Bei gleichem Durchmesser werden sich Via und Through Hole Pad nicht all zu sehr in ihrer Größe unterscheiden! Andere Möglichkeit: Gar kein Pad verwenden, sondern einfach mit der Leiterbahn direkt auf das Via. Auch eine "sauberere" Lösung. Wobei Via auf SMD-Pad für die Herstellung der Platine kein Problem ist. Bei der Bestückung/Verzinnung kann es dann zu den von Lothar Miller geschilderten Problemen kommen. In deinem Fall wirst du die Meldung also vermutlich ignorieren können, wenn die Platine ein manuell zu bestückendes Einzelstück wird.
Reinhard S. schrieb:
> Gerne, nur wo?
z.b. in den zig andren thread zu exakt diesem thema, die die
suchfunktion findet...
wer hätts gedacht.
>>> Als Tipp: Sieh dir an, wie andere sowas machen. >> Gerne, nur wo? > z.b. in den zig andren thread zu exakt diesem thema, die die > suchfunktion findet... Ich meinte damit eher das Real Life. Also dass du einfach mal irgendwelche defekten Geräte öffnest, und dir die Layoutlösungen anderer kommerzieller Platinen ansiehst. Da findet man das eine um das andere Mal interessante Lösungen... Schließlich bist du nicht der Erste, der eine Platine layoutet ;-)
Um den alten Thread nochmal auszukramen: In manchen Foren steht, PCB-Pool hat damit keine Probleme, die Design-Rules von denen spucken trotzdem einen Fehler. Ich bin in der Situation, da ich für einen Quarz sowohl SMD- als auch THT-Pads an der gleichen Stelle vorsehen mag, sodass ich später mal bestücken kann, was mir grad besser in den Kram passt. Nebeneinander ist kein Platz. Also ist eigentlich keine große Sache, ich will da auch nicht mehr viel rumpfuschen. Mich interessiert lediglich: Kann ich den Fehler getrost billigen (obwohl PCB-Pool die Design-Rules ja so erstellt haben) oder sollte ich die VIAs, die ich als THT-Möglichkeit vorgesehen habe, lieber wieder löschen? Viele Grüße // Und noch während ich auf Absenden klicke kommt mir in den Sinn, vielleicht sinnvollerweise einfach bei PCB-Pool selber anzufragen...
:
Bearbeitet durch User
Und hier ist auch schon die Antwort, die Jungs sind ja richtig flott unterwegs. >vielen Dank für Ihre Nachricht. >Aus der Sicht der Leiterplattenherstellung stellt dies keine Probleme dar. >Wenn es für Ihren Bestückungsprozess in Ordnung ist, dass Lotpaste durch das >Via abfließen kann, kann diese Fehlermeldung somit gebilligt werden. > >Mit freundlichen Grüßen Na, dann kann ja nichts mehr schief gehen.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.