Hallo, ist es möglich ein Signal mit einem anderem zu initalisieren. Z.B
1 | Signal Addresse : std_logic_vector(5 downto 0):= Start_Addresse; |
2 | Signal Start_Addresse : std_logic_vector(5 downto 0); |
Die Start_Addresse weise ich dann ein Wert noch zu. Gruß