www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Metastabilität und externe Chips


Autor: Anguel S. (anguel)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Leute!

Bin gerade dabei mich in das Thema Metastabilität einzuarbeiten und 
frage mich nun, ob und falls ja, wie ich Signale die von einem externen 
Chip ins FPGA kommen einsynchronisieren muss bevor ich diese auswerte?

Als Beispiel nehme ich einen FTDI USB Chip der am FPGA hängt. Dieser 
wird im asynch. FIFO Modus betrieben, d.h. es gibt dort einen Datenbus 
und mehrere Statussignale.

Die Frage ist nun, ob es reicht, nur die Statussignale die das FPGA 
liest einzusynchronisieren, denn dann müsste der Datenbus ja eigentlich 
stabil sein. Sehe ich das richtig, dass die Einsynchronisierung durch 2 
FFs eine Verzögerung von 2 Takten bedeuten würde? Muss man damit leben?

Kann man eigentlich davon ausgehen, dass der FTDI Chip auf seiner Seite 
die Signale richtig einsynchronisiert? :)

Danke für die Hilfe!

Grüße,
Anguel

Autor: Klaus Falser (kfalser)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Anguel S. schrieb:
> Die Frage ist nun, ob es reicht, nur die Statussignale die das FPGA
> liest einzusynchronisieren, denn dann müsste der Datenbus ja eigentlich
> stabil sein.
Ja, das ist richtig.

> Sehe ich das richtig, dass die Einsynchronisierung durch 2
> FFs eine Verzögerung von 2 Takten bedeuten würde? Muss man damit leben?

Man muss. Und nun hängt es von der Dauer dieser Verzögerung ab, ob die 
Daten am Bus noch gültig sind, oder ob Du sie ebenfalls mittels FFs 
verzögern musst.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Kann man eigentlich davon ausgehen, dass der FTDI Chip auf seiner Seite
> die Signale richtig einsynchronisiert? :)
Ja, wenn die im Datenblatt spezifizierten Zeiten eingehalten werden.

Autor: Klaus Falser (kfalser)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Man kann das Synchronisieren überhaupt vermeiden, wenn man die Daten mit 
Hilfe eines FIFO's übernimmt. Die Flanke des Steuersignals wird zum Takt 
für das Fifo, die zu dieser Zeit stabilen Daten werden in das Fifo 
übernommen.
An der anderen Seite liest man das Fifo mit dem gewünschten Takt aus.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Die Flanke des Steuersignals wird zum Takt für das Fifo, die zu
> dieser Zeit stabilen Daten werden in das Fifo übernommen.
Dann versteckt sich allerdings die Latency in der Fifo-Verwaltung...

Autor: Anguel S. (anguel)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die Infos! Es war wie immer sehr hilfreich, die Meinung der 
Experten zu hören. Denn Literatur ist schön, aber Praxis ist besser :)

Autor: Mathi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Anguel S. schrieb:
> Denn Literatur ist schön, aber Praxis ist besser :)

'Theorie ohne Praxis ist wirkungslos, Praxis ohne Theorie ist blind.' 
Immanuel Kant

Autor: SuperWilly (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich würde die Eingangsdaten mindestenr einer 
(Eingangs-)Registersatz-Behandlung unterziehen. Das erleichtert das 
Routing/Timing in das FPGA-Innere. Wenn es sich um einen bidirektionalen 
Datenbus handelt, würde ich sogar versuchen, Eingangs- UND 
Ausgangsregister zu verwenden.

Gruß,
SuperWilly

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.