Ich hoffe, nicht gleich die Xilinx- und Altera-Fraktion gleichzeitig gegen mich zu haben, aber ich hätte da mal eine dumme Anfängerfrage... Ich würde mir gern für eine Bastelei (kein kommerzielles Projekt, muß nicht serientauglich sein) ein kleines Board auf Basis des Altera ACEX EP1K30 layouten. Irgendwann wird dann wahrscheinlich der Punkt erreicht sein, wo die ganze Sache PC-unabhängig laufen soll, und daher könnte es sinnvoll sein, im Voraus ein Config-PROM unterzubringen. Nun müßte man ja eigentlich ein EPC2 haben, wenn ich die Datenblätter richtig verstanden habe. Ich hingegen habe aber zufällig nur ein angefangenes Tray Xilinx XC17V04 in Reichweite. Ja, ich weiß, die sind eigentlich zu groß. Aber da ich ein EPC2 nicht gerade an jeder Ecke kriege, habe ich überlegt, ob... a) es schadet, wenn ein Config-PROM größer ist als nötig b) diese Teile herstellerübergreifend kompatibel (nicht unbedingt pinkompatibel, das ist egal) sind. Schließlich gibt es z.B. von Atmel Config-PROMS, in deren Datenblatt die Verwendung für FPGAs verschiedener Hersteller beschrieben wird. c) man den mit einem Altera-Tool erzeugten Konfigurationsdatenstrom überhaupt (wenn nötig, auch über Umwege) in einen Xilinx-PROM schreiben kann. Wäre nett, wenn jemand trotz solcher frevlerisch erscheinenden Absichten mit etwas Rat helfen könnte. Notfalls natürlich auch mit einem Tauschangebot, obwohl das hier nicht "Markt" ist. PS: Eigentlich ist der Begriff PROM hier ja etwas komisch, da das offensichtlich wiederbeschreibbare Flash-Speicher sind. Aber alle Welt spricht in diesem Zusammenhang von Config-PROM, oder?
Ach ja, Nachtrag: Natürlich meinte ich "XC18V04". Der 17V04 ist tatsächlich einmalbeschreibbar.
Kann man die ACEX mit den EPCS Bauteinen konfigurieren? http://fpgaforum.blogspot.com/2006/03/any-replacement-for-altera-epcs_19.html Ein M64P40 (Äquivalent zum EPCS4 von Altera) kostet ~3€ bei Farnell.
In dem Artikel ist von "active serial" die Rede, was ich mit "SPI-ähnlich" gleichsetzen würde. Laut Datenblatt ist beim EPC1K nur "passive serial" (oder gar "passive parallel") möglich. Ich vermute, beim aktiven Modus kommen Adress- oder Steuerbefehle vom FPGA, beim passiven Modus nur ein Takt, mit dem die Daten geliefert werden sollen. Aber trotzdem danke; aus dem Artikel geht hervor, daß es offensichtlich nicht schadet, falls ein Konfigurationsspeicher größer ist als nötig. Ich hoffe, man kann das verallgemeinern.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.