Ich will 10 parallele Bits mit einer Taktrate von bis zu 66MHz über EINE optische Strecke übertragen. Derzeit nutze ich einen Serialisierer SN65LV1023/SN65LV1224. Dieser Schaltkreis bildet mir einen Datenstrom mit Startbit,10 seriellen Datenbits und Stopbit. Das Problem ist, das die optische Strecke an einigen Stellen AC-gekoppelt ist und meine Datebits durchaus mal für mehrere Sekunden 0000000000 oder ähnliche ungünstige Bitmuster ausweisen können. Jede Optische Datenübertagung, die ich gesehen habe, benötigt aber ein Verhältnis von 50% aus 0 und 1. Dies ist bei meinen Daten nicht der Fall. Wie könnte ich meine Daten Gleichtaktfrei bekommen? Mir sind folgende Ideen gekommen: -10 Scrambler in den parallelen Datenstrom vor den Serialisierer geschalten (Vorteil: Jede Scrambler muss nur 66Mbit aushalten) -einen Scrambler nach dem Serialisierer (Hier ist die Datenrate 800Mbit) -10b12b Coder (Nachteil: anderer Serielisierer notwendig, höhere Datenrate) -Jedes der parallelen 10 Datenbit mit 33MHz Invertieren, so dass immer einmal das nichtinvertierte 10bits gesendet werden und das nächste Datenwort invertiert gesendet wird. Dafür bräuchte ich einen IC mit 10 Eingängen, 10 Ausgängen und einen Schalteingang, welcher bestimmt ob die Ausgänge invetiert sind oder nicht. Am liebsten wäre es mir wenn ich einen Schaltkreis für Lösung 3 finden würde. Wie kann man mein Problem am besten lösen? Irgendwie richt es stark nach FPGA. Diesen wollte ich aber vermeiden weil ich mich in FPGAs erst einarbeiten muss. Ich hab schon im Internet gesucht, aber nur theoretische Berechnungen & Bücher aus der Nachrichtentechnik gefunden. Mich interessiert aber die praktische Realisierung.
Hallo Matze, hast du schon mal auf der MAXIM-Seite geschaut? Dein IC von Texas ist nicht für Neudesigns empfoheln. Maxim hat einige Sets, die DC-balanced sind. Hier z.B. ein 27-Kanal-Sender: The MAX9247 pairs with the MAX9248/MAX9250 deserializers to form a complete digital video serial link. Interconnect can be controlled-impedance PCB traces or twisted-pair cable. Proprietary data encoding reduces EMI and provides DC balance. DC balance allows ACcoupling, providing isolation between the transmitting and receiving ends of the interface. Nett ist auch der Sread-Spectrum-Generator zum Reduzieren der EMV-Abstrahlstörungen. Joachim
@ Matze (Gast) >Das Problem ist, das die optische Strecke an einigen Stellen >AC-gekoppelt ist und meine Datebits durchaus mal für mehrere Sekunden >Wie könnte ich meine Daten Gleichtaktfrei bekommen? Nicht mit einem Scrambler. Der sorgt zwar für halbwegs viele Datenwechsel, aber nicht für Gleichspannungsfreiheit. Mach es richtig. Mit Encoder. 8B10B ist hier OK, sind ja nur 660 Mbit/s netto, das macht man locker mit Gbit Ethernet Geraffel. >-10 Scrambler in den parallelen Datenstrom vor den Serialisierer >geschalten (Vorteil: Jede Scrambler muss nur 66Mbit aushalten) Ist egal. >-Jedes der parallelen 10 Datenbit mit 33MHz Invertieren, so dass immer >einmal das nichtinvertierte 10bits gesendet werden und das nächste >Datenwort invertiert gesendet wird. Ist ein einfache Scrambler, mit nicht sonderlich guten EIgenschaften. Nur billig. >Am liebsten wäre es mir wenn ich einen Schaltkreis für Lösung 3 finden >würde. Suche eine SerDes mit 8B10B. Das ist eine solide und einfache Lösung. Alternativ einen 8B10B Coder und Decoder auf dem 66 MHz Parallelbus, bekommt man in ein größeres CPLD rein. MFG Falk
CYP15G0101DXB von Cypress, Serdes mit 8b/10b. Geht allerdings nur für Paketdaten, da er ab und zu mal K28.5 (Komma) zur Synchronisation braucht. Wenn man die Beschreibung gerafft hat, ist er ganz pflegeleicht.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.