www.mikrocontroller.net

Forum: FPGA, VHDL & Co. CPLD vs. FPGA


Autor: new to FPGA (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe eine Frage, die ich mir nicht selber beantworten kann. Muss 
zugeben, dass ich noch nicht sehr viel über FPGA und dgl. weis.

Wiso behält ein CPLD seine Programmierung und ein FPGA nich?

Danke!!!
Hannes

Autor: raffa (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Weil er sie so gerne hat !

Autor: new to FPGA (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
super lustig!

Autor: Lukas K. (carrotindustries)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
FPGAs sind SRAM-basiert, verlieren also ihren Inhalt bei Ausbleiben der 
Versorgungsspannung.
CPLDS sind EEPROM-basiert und sind somit nichtflüchtig.
Steht auch alles in Wikipedia oder hier im Wiki

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Wiso behält ein CPLD seine Programmierung und ein FPGA nich?
Spartan 3AN FPGAs enthalten auch den Config Speicher.

> Wiso behält ein CPLD seine Programmierung und ein FPGA nich?
Deine Frage ist in etwa so zu vergleichen:
Wieso haben Fahrräder nur 2 Räder und Autos 4?
Antwort: weil sie unterschiedliche Herkunft und Zielgruppen haben.

CPLDs kommen aus der GAL-Ecke. Da war es traditionell so, dass die ihre 
Konfiguration selbst gespeichert haben. Heutzutage werden CPLDs übrigens 
auch geladen. Allerdings geht das so schnell, dass man das nicht 
merkt...

FPGAs waren ursprünglich anders aufgebaut (wie SRAM) und haben ihre 
Konfiguration ohne Strom vergessen. Deshalb musste extern irgendein 
Lade-Mechanismus angeflanscht werden.

Autor: new to FPGA (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
cool!!!

danke!

kenne mich aus.

Autor: MCUA (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Es gibt auch FPGAs, die die Programmierung behalten.
Neuere CPLDs heissen nur noch "CPLDs" und es sind FPGAs drin

Autor: Zwölf Mal Acht (hacky)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der wesentlich Unterschied, neben dem speicher ist die Groesse in anzahl 
Flipflop Zellen. Ein CPLD ist bei 1000 Makrozellen langsam fertig, FPGAs 
beginnen da etwa und gehen bis MegaZellen.

Autor: MCUA (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ein CPLD ist in vielen Fällen schneller, da die Makrozelle viel breiter 
ist und somit  weniger LogicEbenen verbraucht werden.
Mit einer Makrozelle kann oft die Funktion von mehreren LEs (bzw CLBs=) 
ersetzen. Die Makrozellen-Anzahl kann nicht mit der LE- oder CLB-Anzahl 
vergleichen. Die Hersteller geben da immer manipulierte Werte an, die in 
Richtung neuerer Bausteine gehen.
Bei Makrozellen(-PLDs) steigt der Verdrahtungsaufwand quadratisch mit 
der Makrozellen-Anzahl, weshalb diese Bausteine bei hohen MAC-Anzahl rel 
teuer sind.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.