Hallo zusammen ich hab in einem Design eine PLL die mit einen Takt von 40 MHZ Eingang 2 verschiedene Clk erzeug. Einen mit 280mhz phase 0 und einen mit 280mhz und 90° Phase verschoben. Wenn ich das ganze mit Modelsim simulieren will kommen aus der PLL zwar die 280 MHZ raus, allerdings wird die Phasenverschiebung nicht berücksichtigt. Das gleiche Design mit ISIM gestestet und die Clocks sind zueinander verschoben. Kann das jemand mal testen ob der Fehler nur bei mir vorkommt oder ein Problem von ISE 12.1 ist? Danke, Rainer
also wir setzen an der Hochschule das Modelsim 6.5 se ein und bisher gab es damit keine Probleme. Wie gesagt die PLL wird ja simuliert allerdings eben die Phasenverschiebung nicht. Die Library hab ich in Projekt neu kompiliert und sind in Modelsim vorhanden. Wäre schön wenn einfach jemand das ISE 12.1 mal nehmen könnte und eine pll simuliert ob dort die phasenverschiebung läuft. Gruß Rainer
Also hier klappts mit: ISE 12.1 PLL_BASE auf einem Spartan 6 ModelSim XE III 6.5.c
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.