FPGA micron sdramVHDL refresh

[pawn (Gast)]

Hallo, ich bin neu hier und hätte eine frage zu micron sdram 
programmieren mittels fpga. ich habe mir eine routine für ein spartan 3 
board in vhdl programmiert um das 64MB sdram zu beschreiebn und 
auszulesen. die ausgelesenen werte sende ich per usb zum pc und werte 
sie mit matlab aus.. funktioniert auch nicht so schlecht ABEr das upper 
bit von meinen 32bit pro spalte im sdram scheint immer wieder mal zu 
kippen. alle anderen wert sind ok. ich takte das sdram mit 15MHz mein 
CL=2 und als refreshtime bin ich bereits bei 3µs. hat jemand eine Idee?? 
Danke i V

[TheMason (Gast)]

Mal auf die schnelle ...

So wie sich das für mich anhört scheint eher bei der Übertragung vom 
FPGA zum PC ein Problem zu sein. Wenn die SDRAM Ansteuerung nicht 
Richtig wäre, würde nicht nur das letzte Bit rumzicken, sondern 
sporadisch jedes/mehrer Bits mal rumnörgeln. Und wenns nur das letzte 
Bit einer Übertragung ist vermute ich mal eher Timing-Probleme beim 
Übertragen als Probleme mit dem SDRAM. Aber ohne Code und weitere 
Informationen wirds schwierig. Wie ist USB an den FPGA angebunden ?

[pawn (Gast)]

Hallo Danke für die rasche antwort.
Also ich übertrage an den pc werte vom sdram und fixe "kontrollbits" 
(die ich nicht aus den sdram auslese) per usb an den pc die fixen bits 
kippen aber auch nicht bei der usb-übertragung die ist übrigens per 
smsc-phy an das fpga angebunden habe für die übertragung den code von 
"joris-webpage" einfach googeln übernommen funktioniert echt super 
(danke joris)

Ich speicher also immer 32bit 4*8 und nach ein paar Mega lese ich dann 
immer 32 aus und schicke sie in 4 byte packeten an den pc + 3 kontroll 
bytes