Servus, ich habe da ein Problem mit einem "speziellen" FET Footprint von Infineon. Vielleicht kann mir ja jemand sagen, wie er den FP anlegen würde. Es handelt sich um folgendes Problem: Ich habe im Schema das Bauteil (so wie es sich gehört) als 8-Pinner angelegt. (siehe Datenblatt BSC340N08NS3 G). Beim anlegen des Footprint ist mir nun aufgefallen, dass die Pins 5-8 mit einer großen Pad-Fläche verbunden werden sollen (siehe FP Zeichnung im Anhang). Das habe ich auch so gemacht. Verwende ich den FP nun auf meiner PCB meckert natürlich der DRC aufgrund einer Clearance Verletzung. Nun habe ich versucht durch eine Regel speziell für die FET´s die Clearance auf Null zu setzen, was aber leider nicht geht. Sicher kann man nun sagen: "naja, einfach nicht beachten", aber es muss doch auch eine andere Möglichkeit hierfür geben?! Hat vlt. jemand eine Idee? Gruß Jens
Das geht, du zeichnest einfach ein normales SOIC-8 Footprint. Dann legst du eine "SolidRegion" gemäß der Footprintdefinition aus dem Datenblatt passend drüber. Im Layout wählst du dann "Design -> Netlist -> Update free primitives from component pads". Das sollte helfen. Ralf
Hallo, mittlerweile kann man auch die Pad Nummern Doppelt vergeben. Somit reicht ein Schaltplansymbol, welches wie ein normales FET aussieht. Gruß Jens
Und für die Nachwelt stehts hier auch nochmal: http://www.altium.com/files/training/Module%2016%20-%20PCB%20Library%20Editor.pdf
Hallo, Pad-Nummern doppelt vergeben war ja mein erster Gedanke. Hast Du allerdings mal versucht den FP dann im PCB zu verwenden? Der DRC meckert ihn ständig an. Gruß Jens C.
Yap hab ich.. Aber es klappt nicht in jeder Version. Ich habe es mit der aktuellen Summer 09 gemacht. Jens
Hmmm, die habe ich auch, warum meckert er denn bei mir? Naja, auf jeden Fall habe ich es so hinbekommen, wie ich es wollte. Werde aber trotzdem nochmal versuchen es mit den doppelten Pinnamen hin zu bekommen. Gruß Jens C.
> die habe ich auch, warum meckert er denn bei mir?
Zeige er die konkrete Fehlermeldung, so wird er Antwort erhalten...
Ralf
Der DRC meckert die Clearance an. (Wie bereits ganz oben vermerkt). Gruß
> Der DRC meckert die Clearance an.
Okay, dann erstelle eine separate Clearance-DesignRule, welche sich auf
den Footprint bezieht und erlaubt, dass sich die Pads berühren dürfen.
-> Wenn das große Pad als PolyRegion, wie ich oben schrieb ausgeführt
ist, sollte der DRC eigentlich nicht maulen (deswegen hab ich's ja
vorgeschlagen :)
Ralf
....naja, so wie oben beschrieben funzt es ja auch wunderbar. Ich sehe aber, was Jens D. anders gemacht hat. Er hat alle zugehörigen Pads gleicht benannt. (S, G, D). Das muss er dann eben auch so im Schema-Modell machen, dann gehts. Ich habe aber die Pin-Nummern (1-8) vergeben. Dann geht dat nich. Auf die Weise mit S, G, D wollte ich es ja nicht machen, ich wollte schon, das die richtigen PIN-Nummern im FP stehen. Ich belasse es jetzt einfach bei oben beschriebener Variante, das macht am wenigsten Aufwand, und ich habe den FP im PCB so wie ich ihn haben will. Genau genommen ist das große PAD ja auch kein PIN, sondern, wie deklariert, eine PolyRegion. Also Stimmts ja auch so. Danke Euch allen aber für die rege Beteiligung. Gruß
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.