www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Prozess VHDL

Autor: Sabine Mühller (zizo)
Datum:

Hi,
ich habe eine Frage:
Wenn ich ein Prozess mit sensitivity list definiere und zwar beim Clock
steigende Flanke.
wird jede Schritt im Prozess bei ein Steigende Flanke gearbeitet?

Danke
Sabine
Autor: dr.Schmock (Gast)
Datum:

Ja, der gesamte Prozess wird in jedem Taktzyklus durchlaufen
Autor: Sabine Mühller (zizo)
Datum:

mm,
ich möchte ein Signal zwischen zwei steigende Flanken auf high setzen,
bei der erste Flanke setze ich auf high, aber wie kann ich der Signal
bis zum nächste Flanke auf high halten?
Autor: dr.Schmock (Gast)
Datum:

Der Zustand des Signals wird einen Takt lang gespeichert. Das ist ja der
Zweck von getakteten Prozessen.
Das Signal wird also automatisch auf High gehalten, wenn du es am Anfang
des Taktes setzt.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel




Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder GIF-Format hochladen.
Siehe Bildformate
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken erkennst du die Nutzungsbedingungen an.

webmaster@mikrocontroller.netImpressumNutzungsbedingungenWerbung auf Mikrocontroller.net