Partielle Rekonfiguration und UG744

[noone_ (Gast)]

Hallo zusammen,
wie der Titel schon sagt, versuche ich mich gerade an der 
Rekonfiguration von Xilinx FPGAs. Ich hab mir ein Design erstellt und 
dieses dann wie im UG744 beschrieben zu .bit generieren lassen. Wenn ich 
diese Konfigurationen nun auf den FPGA packe, hab ich auch die 
unterschiedlichen Funktionen, während der MicroBlaze weiter seinen 
Dienst tut. Nun würde ich das ganze aber mit dem ICAP und dem Sysace 
Automatisch erfolgen lassen. Hierzu hab ich die PR-Dateien auf die CF 
karte geladen und die Test Sofware aus dem UG entsprechend angepasst. 
Nun ist aber das Problem, dass die Sofware beim 8. zu lesendem Sektor 
einen Fehler erzeugt und das ganze System abschmiert und nur noch mit 
einer neu Programmierung "gerettet" werden kann.
Der Header, sowie die ersten 7 Sektoren  werden anscheinend aber korrekt 
ausgelesen. Hat jmd eine Idee woran das liegen könnte??

Grüße