Clock und Clear

[Tintenfisch (Gast)]

Hi Leuts,

wahrscheinlich ein triviales Problem, aber ich habe dennoch so meine 
kleinen Problemchen damit - Clock und Clear (CL, CLR), die es bei den 
unterschiedlichsten Bauteilen gibt.

Ich hab mir ein Flipflop (M74HC73) zum Experimentieren gekauft, um zu 
verstehen wie es funktioniert. Das hat neben Vcc und GND noch K, J, Q, 
Q_quer, CL und CLR (die beiden letzten auch mit Strich oben drüber).

ich hab an Q und Q_quer LEDs drangehängt, um zu beobachten, was 
passiert, an Vcc und GND Spannung angelegt.

Was genau machen Clock und Clear? Kann das Flipflop erst dann 
umschalten, wenn Cl(ock) eine Spannung hat?

[Wegstaben V. (wegstabenverbuchsler)]

Clock taktet ein Signal in das FF, Clear löscht einen Signalzustand - 
ist das nicht bei deisen Namen schon selbsterklärend?

kennst du diese Webseite? Da ist es genau erklärt ...

http://de.wikipedia.org/wiki/Flipflop#JK-Flipflop

[Tintenfisch (Gast)]

Wenn ein Eingang nicht beschaltet ist, also weder Low (also an Masse) 
oder High (also mit an Vcc hängt), ist der Zustand dann Low oder High? 
Oder müssen alle Kontakte verbunden sein?

[Micha H. (mlh)]

Bei CMOS-Bausteinen müssen alle Eingänge immer definiertes Signal 
bekommen, der Zustand ist sonst nicht definiert, mit allen möglichen und 
unmöglichen Folgeerscheinungen.