www.mikrocontroller.net

Forum: FPGA, VHDL & Co. GCLK und GCK bei Xilinx XC9572


Autor: Mattias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich habe einen XC9572 mit den ich 2 unabhängige Frequenzen bis 50 MHz
beobachten bzw. verarbeiten muss. Bis jetzt habe ich einfach für jede
Frequenz einen normalen IO Pin mit buffer benutzt und die Frequenz erst
einmal heruntergeteilt. Nun hat der Chip aber 3 Pins, die GCLK/GCK
heißen. Sind diese Pins eventuell besser für schnelle verarbeitung
geeignet oder worin besteht der eigentliche Unterschied  zu den
normalen Pins???


Mattias

Autor: Cpt (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das siehst du richtig. GCK steht für Global Clock und liegt auf einer
low skew Leitung. Auf deutsch: Für Taktsignale, die möglichst ohne
zeitlichen versetzt bei allen Baugruppen ankommen sollen gedacht.

Grüße Cpt

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.