Hallo Zusammen! Ist es korrekt, dass die freien Flächen einer zweiseitigen Platine jeweils mit GND gefüllt werden sollten? Ich hoffe diese Frage ist nicht zu Dumm, einfach, ... und ich bekomme keine auf die Mütze. Aber die Thematik ist Neuland für mich. Karl
Wie stark sich das EMV-mäßig auswirkt (positiv ist sicher) wenn man GND-Flächen macht weiß ich nicht genau. 2-seitige mach ich selten. Man sieht´s aber oft, dass nur auf einer Seite die Flächen ausgefüllt sind. (Weiß da jemand was genaueres?) Sicher ist aber: Wenn man selber ätzt, dann reduziert sich der Ätzmittelverbrauch. Wiesi
Genau in diese Richtung geht meine Frage. Ich sehe es oft, dass nur die Unterseite mit GND gefüllt wird. Ich denke auch, dass ich die EMV dadurch positiv beeinflusse. Nur wie Du schon schreibst wäre das Statement der Fachleute nicht schlecht. Weiß hierzu jemand mehr?
Vorsicht, wenn du die Belichtungsvorlagen mit Tintenstrahldrucker srstellst: gibt dann beim Ausdrucken einen schönen See. Massefläche ist EMV-technisch schon sinnvoll, besser allerdings ist Karomuster, also nicht durchgängig Kupfer. Allerdings bringt es nichts, wenn man auf die Massefläche sowohl analoge als auch digitale Masse legt.
Heißt das ich soll Karomuster verwenden und das auch noch in zwei getrennten Teilen anordenen? Jeweils für den Digital- und Analogteil?
Nachdem was ich gelesen habe, gehen da die Meinungen auseinander, wegen karo oder massiv - angeblich hatte man früher solche hatch (karo) Flächen, erinnere mich aber nicht mehr warum - bin aber auch zuweit von der PCB Prod. entfernt. (Macht der geier/egale hatch copper mit?) Prinzipiell sollte man analog und digital Masse trennen - bei einer gemeinsamen Ground Fläche kann man diese angeblich aufgrund der geringen Impedanz jedoch auch zusammenführen können. In einigen Appnotes werden zumindest getrennte Masseflächen/-layer für analog/digital verwendet, sprich die Masse wird segmentiert - teilweise auch getrennt nach high/low speed digital domains. Jetzt verwirrt? Ich auch ;-) Viele Grüße Olaf PS: EMV ist eine schwere Sache, gerade bei PCB; selten unterscheiden sich Theorie und Praxis so großartig voneinander :)
Schön, dass ich auch mal wieder einen klärenden Beitrag zu diesem Forum
leisten kann... :-)
Der Grund für diese "Hatch-Areas" ist ein ganz anderer. Früher hatte
der Lötstoplack nicht so gute Hafteigenschaften auf Kupfer. Darum hat
man dafür gesorgt, dass nach einer bestimmten Strecke Kupfers der
Lötstoplack wieder artverwandtes Material sieht, mit denselben
Eigenschaften - die Leiterplatte selber, aus FR-4. In den IPC-Normen
ist angegeben, dass bei Kupferflächen breiter als 5mm die Kupferfläche
per Hatching erzeugt werden soll. Die Stegbreite soll bei mindestens
0,3mm liegen.
In der Industrie wird mit oder ohne Hatching gearbeitet; ich persönlich
erstelle auch große Flächen ohne Hatching, und es gab keinerlei
Probleme. Wenn der Hersteller gutes Material verwendet, sollten auch
keine Probleme ("Orangenhaut", der Lötstop wellt sich von der
Kupferfläche ab) zu erwarten sein. Zudem die meisten Hersteller die
Kupfer-Oberfläche chemisch aufrauen.
Stephan.
und wenn mans machen will mit Eagle z.B. dann bleiben einem nur Zeitintensive Füllmethoden, oder hab ich da eine Funktion übersehen? Bzw ein ULP (User-Language-Program)
Ich weiß nicht, was du mit Eagle machen willst, aber beim Polygonzeichnen kannst Du oben Hatch auswählen (das karierte Symbol).
ich bin am probieren, wie ich die restliche Fläche der Platine mit GND füllen kann, sodass ein Abstand zu den einzelnen Leiterbahnen bleibt. Ist eigentlich nur Zwecks sparen an Ätzmittel
Du musst ein polygon zeichnen und das dann in GND umbennen. Ich hab bei meiner Platine auf der Unterseite eine Massefläche angelegt und auf der Oberseite eine VCC fläche (+3V3), kann man das so machen oder führt sowas zu problemen? ich war einfach nur zu faul die traces zu legen :) Kann es sein das sowas zu probleme bezüglich der Entstörung von ICs führt? Ich hab auf meiner Platine 3 entstör-kondensatoren, 2 für einen Atmega (100nF+10uF tantal) und einen für einen spannungswandler (100uF elko).
okay, ich probiers ma. man, was würde ich jetzt für einen modifizierten fülleimer a la paint tun ;)
Kann jemand noch ein Statement zu Marius Schmidt´s beitrag geben -> Sinngemäß und mit meiner Frage verbunden: "Macht es ein Problem, oder ist es sogar eine sehr gute Lösung, wenn die Unterseite mit GND und die Oberseite mit Vcc gefüllt wird?????"
prinzipiell wirkt das eigentlich wie ein großer Kondensator. wenn die schaltung rein digital ist, ist es sicher sinnvoll denk ich.
Und was ist, wenn die Schaltung nicht rein Digital ist. Ich denke in vielen Anwendungen kommt auch der ADC zum Zug. Was mache ich in so einem Fall. Es kann doch nicht so schwierig sein hier eine Antwort von einem Fachman zu bekommen.
In so einem Fall nimmt man zwei verschiedene Masseflächen, eine mit GND (Digitalteil) und eine mit AGND (Analogteil). Beide Flächen werden dann an einer einzigen Stelle miteinander verbunden. Also die Oberseite mit VCC sieht man selten. Wenn es VCC-Layer gibt, dann handelt es sich meißtens um Multilayer-Platinen, die haben einen internen GND-Layer und einen VCC-Layer. Sowas macht aber nur bei Schaltungen mit höheren Frequenzen Sinn.
Für ein ein- oder zweilagiges Board nimmt man standardmässig beide Seiten mit GND geflutet; und die Versorgungsspannungen mit 0,5mm-Bahnen an die Pads führen. Stephan.
Eine Anmerkung noch zu Kupferflächen: Soll eine Platine maschinell gelötet werden ist das einseitige Aufbringen einer großflächigen Kupferfläche mit mehr oder weniger "krummen" Platinen nach dem Löten verbunden. Dieses Problem wird sich sicherlich bei der "RoHS" Löterei noch verstärken. "Karomuster" + beidseitige Flächen mindern das Prblem. Gruß Thomas
Hallo zusammen, das ist zwar mein erster Beitrag in diesem Forum, aber vielleicht kann ich etwas Klarheit in die Masse- und damit verbundene EMV-Problematik bringen. Also prinzipiell ist die goldene Regel bei einem EMV-konformen Design folgende: Hin- und zurückfließender Strom sollten den gleichen Weg nehmen! Heißt im Klartext, dass die Versorgungsleitung für einen Baustein dicht bei der ableitenden Masseleitung liegen sollte! Aber Warunm? Ganz einfach: Jeder stomdurchflossener Leiter erzeugt wie auch jede Leiterbahn ein magnetisches Feld um den Leiter herum. Handelt es sich um Wechselstrom, so wird dieses magnetische Feld ebenfalls wechseln und eine elektrische Komponente senkrecht auf der magnetischen Komponente erzeugen. Diese beiden Komponenten schwingen gegenphasig (Beim Abbau des Magnetischen Feldes entsteht ein elektrisches Feld, dass wiederrum beim zusammenfall ein magnetisches Feld erzeugt usw.). Solche elektromagnetischen Wellen breiten sich aus und führen zu EMV-Störungen! Die Beste Lösung ist, diese Felder durch ein Gegenfeld zu kompensieren. Dies kann durch den Rückleiter geschehen, der das Feld des Hinleiters kompensiert (gleicher Strom und entgegengesetzte Richtung). Dies funktioniert allerdings nur, wenn die beiden Leiter dicht beisammen sind! Jetzt zu den Masseflächen: Tatsächlich kann man zeigen, dass der zurückfließende Stom in einer Massefläche versucht den Weg zurück zu mehmen, der am dichtesten bei dem hinführenden liegt. somit wird durch eine Massefläche alle rückführenden Ströme ermöglicht. EMV technisch ist das sozusagen das optimum! Allerdings solltet ihr sicherstellen, dass der Masselayer nicht gerade auf einem seiner Wege blockiert ist. Warum Analog- und Digitalmasse in einem Mixed Signal Design getrennt werden sollte, hat einen anderen Hintergrund. Wenn Interesse besteht (auf Anfrage), kann ich dazu auch ein paar Worte verlieren. Viele Grüße Tommi
@Thomas.... gern würde ich auf dein Angebot zurückkommen und dich bitten ein paar Worte über getrennte Analog- und Digitalmasse in einem Mixed Signal Design loszuwerden. Ich arbeite zur Zeit an einem Schaltplan und muss dementspr. die untersch. Massen berücksichtigen. Leider habe ich da sehr wenig Ahnung davon. Es wäre also nett, wenn du darüber ein paar Worte verlieren könntest. Kennst du einige Links oder Literatur über die Thematik ? Gruß
Hallo, also dass mit den getrennten Massen hat folgenden Hintergrund: Grundlagen: Also prinzipiell ist jede Leiterbahn, mit einem sogenannten Induktionsbelag, einem Kapazitätsbelag und einem Leitungswiederstand versehen. Das heißt, dass an jeder Leitung durch die ein Strom fließt auch eine Spannung abfällt, die nochdazu abhängig von der Frequenz des Stromflusses ist (Kapazität und Induktivität). Eine normale Leitung kannst Du Dir also als einen Widerstand in Reihe mit einer Spule und viele Kondensatoren zu den umliegenden Leitungen vorstellen. Jetzt wirds konkret: Auch eine Massefläche ist nichts weiter als eine dicke Leiterbahn und hat mit den selben Problemen zu kämpfen. Obwohl diese "Leiterbahn" sehr dick (großflächig) ist, gibt es je nach Strom mehr oder weniger kleine Potentialdifferenzen auf dem Masselayer. Mit anderen Worten ist Deine Masse keine ideale Masse (überall 0V) sondern eine Fläche mit unterschiedlichem Potential abhängig von Strom und Ort. Dies wirkt sich besonders bei digitalen Schaltungen aus, da der Stromverbrauch hier sehr steilen Flanken unterworfen ist, die unweigerlich zu einem Einbruch der Spannung beim Verbraucher führen. Dabei wird aber nicht nur die Versorgungsspannung nach unten, sondern auch die Massefläche in unmittelbarer Umgegend nach oben gezogen. Um diesen Effekt etwas abzufangen, werden sogenannte Blockkondensatoren eingesetz, die sich möglichst nah am Verbraucher befinden sollten! Da diese Blockkondensatoren aber auch nicht unendlich Kapazität und vor allem keinen beliebig kleinen Innenwiederstand haben, kann dieser Effekt nicht vollständig eliminiert werden. Fazit: Im Umfeld von Digitalen Bauteilen haben wir einen verrauschten Masselayer. Für rein digitale Schaltungen stellt dies in der Regel kein Problem dar. Anders ist es bei analogen Schaltungen! Analoge Schaltungen reagieren zum Teil sehr empfindlich auf Schwankungen der Versorgungsspannung. Um dies zu vermeiden, hält man am besten die beiden Masseflächen einfach getrennt und führt sie nur an einer!! Stelle zusammen, so dass sichergestellt ist, dass kein Strom des Digitalteils durch den Analogteil zurückfließen kann und dabei die Massefläche unter dem Analogteil anheben kann. Dazu kommt, dass sich ein Schwankendes Massepotential auch kapazitiv in alle Leitungen des darüberliegenden Analogteils einkoppeln wird, und dabei ungeahnte störungen herbeiführen kann (Messrauschen im Tackt der CPU etc.) Also Merke: Massen sind zu trennen! Hoffentlich konnte ich weiterhelfen ;-) Viele Grüße Tommi p.s. wenn es noch Fragen oder Anregungen gibt, ich bin heute bis ca. 22:00 Uhr hier.
Ach ja, ich bins nochmal, tut mir leid, aber Literatur oder Links habe ich leider keine. :-( Alles was ich hier so von mir gebe ist in mehreren Jahren als Entwicklungsingenieur entstanden. Sorry Tommi
Hallo zusammen, zu diesem Thema möchte ich eine Beitrag in Form eines PDF-Dokuments der Firma Philips besteuern, dass mir bei meinen Layouts mit einigen guten Ansätzen und Ideen geholfen hat. MfG
Hallo Tommi, sehr guter Beitrag! _________________ Jetzt zu den Masseflächen: Tatsächlich kann man zeigen, dass der zurückfließende Stom in einer Massefläche versucht den Weg zurück zu mehmen, der am dichtesten bei dem hinführenden liegt. somit wird durch eine Massefläche alle rückführenden Ströme ermöglicht. EMV technisch ist das sozusagen das optimum! Allerdings solltet ihr sicherstellen, dass der Masselayer nicht gerade auf einem seiner Wege blockiert ist. _____________________ Hinzufügen möchte ich noch einen der wichtigsten Punkte überhaupt, beim Entwurf von Leiterplatten und deren Entflechtung. Dies gilt auch und im besonderen Maße für analoge/digitale Platinen. Es kommt nämlich maßgebend darauf an, wie die einzelnen Bauteile auf der Platine angeordnet sind! Du hast schon darauf hingewiesen, daß der Rückstrom den kürzesten Weg nimmt und dies muß schon beim Plazieren der Bauteile berücksichtigt werden. D.h. die Bauteile so plazieren, daß Verbindungen mit höheren Strömen niemals durch eine Anordnung störempfindlicher Bauteile führen können. Dies gilt besonders für Signale mit steilen Flanken was bei AD/DA Wandlern zu unangenehmen Bitklappern führen kann. Ich benutze für 16 BIT AD/DA Applikationen auch nur zweilagige Platinen, da ich wegen der Einzelanfertigung immer nur die LPKF Fräse zur Platinenherstellung benutze. Deshalb verwende ich 2 GND Polygone und ein VCC/DIG Polygon um auch die positive Versorgung sehr niederohmig machen zu können und damit etwas unabhängiger von der möglichen Leiterbahnbreite und Führung. Grundsätzlich ist es wohl letztlich die langjährige Erfahrung, die ein gelungenes Leiterplattendesigd ausmacht. MfG Mamfred Glahe
ok also theoretisch kenn ich ja den Unterschied zwischen analog und digital. Aber wann ist denn eine Platine rein digital bzw eine Mischform aus digital und analog ... weil so wie ich das lese hier gibts hauptsaechlich emv Probleme mit analog/digital Mischformen..
Das liegt an der besonderen Empfindlichkeit der des analogen Schaltungsteiles. Bei einem 12 Bit AD/Wandler mit 5V UE- Bereich ist für 1 BIt nur noch 1.22mV als Unterscheidung möglich. Störungen, die diesen Betrag überschreiten verändern selbstverständlich das ergebnis. Rein digitale Schaltungen unterliegen natürlich den selben Störungen, aber mit erheblich höheren Störspannungen. So ist z.B. ein logisch O am eingang eines digitalenn TTL Bausteines auch noch Null, wenn er bis 0.8V ansteigt. Bei schnellen digitalen Schaltungen kann aber auch diese Schwelle ein Problem bedeuten und zu Zeitverzerrungen, bzw. in "schlechten" Schaltungen zu Nadelimpulsen führen, weil diese latenten Zeitverschiebungen nicht unter dem schlechtest anzunehmenden Zustand entwickelt wurden. Ein weites Feld, hier sicher nicht erschöpfend zu behandeln. MfG Manfred Glahe
Hallo, wie ist es eigentlich, wenn ich auf der Vorder und Rückseite die Massefläche gezogen habe. Wie und wo verbinde ich die beiden Flächen? Lieber mit mehreren Vias konzentriert auf einer Stelle (niederohmig) oder lieber über die ganze Fläche verteilt? Bei der zweiten Möglichkeit (verteilte vias) kommt mir das Stichwort "Masseschleife" in den Sinn. Wie kritisch ist es? Grüße 'Andy
Hallo Andy, ich mache es unter den Leistungshalbleitern so, dass ich viele Via´s zwischen den GND-Flächen platziere. Wegen der Kühlung des Halbleiters (z.B. bei Festspannungsreglern). Ansonsten setze ich am Ende von GND-Füllungen auch noch mal ein Via. Nimm z.B. an, dass du eine GND-Füllung zwischen zwei Leiterbahnen hast: Leitung 1 --------------------------------------> --------------------------------------------| GND-Füllung Via->X | --------------------------------------------| Leitung 2 --------------------------------------> Diese Weisheiten habe ich aus Layout-Richtlinien eines renomierten Steuergeräteherstellers im Automotive Bereich. Karl
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.